-
-
公开(公告)号：KR1020140145750A
公开(公告)日：2014-12-24
申请号：KR1020130068263
申请日：2013-06-14
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/41775 , H01L29/0847 , H01L29/41733 , H01L29/41758 , H01L29/66742 , H01L29/66969 , H01L29/786 , H01L29/78603 , H01L29/7869 , H01L29/45 , H01L27/124 , H01L29/66757 , H01L29/78675
Abstract: 트랜지스터 및 그 제조방법이 제공된다. 본 발명의 개념에 따른 트랜지스터는 기판, 상기 기판 상의 제공되며, 상기 기판과 수직한 일 측면 및 상기 일 측면과 대향되는 타 측면을 가지는 반도체층, 상기 기판을 따라 연장되며, 상기 반도체층의 일 측면과 접촉하는 제1 전극, 상기 기판을 따라 연장되며, 상기 반도체층의 타 측면과 접촉하는 제2 전극, 상기 제1 전극 상에 배치되고, 제2 전극과 이격되는 도전배선, 상기 반도체층 상에 제공되는 게이트 전극, 그리고 게이트 절연막을 포함하되, 상기 반도체층, 상기 제1 전극 및 상기 제2 전극은 공면을 가질 수 있다. 트랜지스터는 기생 캐패시턴스가 감소하여, 전기적 특성이 향상될 수 있다.
Abstract translation: 提供一种晶体管及其制造方法。 根据本发明的概念的晶体管包括：基板; 半导体层，其设置在所述基板上，并且具有与所述基板垂直的一侧，所述另一侧面向所述一侧; 沿所述基板延伸并接触所述半导体层的一侧的第一电极; 第二电极，沿着衬底延伸并接触半导体层的另一侧; 布置在所述第一电极上并与所述第二电极间隔开的导线; 设置在所述半导体层上的栅电极; 以及设置在所述半导体层和所述栅电极之间的栅绝缘层，其中所述半导体层，所述第一电极和所述第二电极具有共面。 因此，可以减小晶体管的寄生电容，从而提高电性能。
-
公开(公告)号：KR102061306B1
公开(公告)日：2019-12-31
申请号：KR1020130068263
申请日：2013-06-14
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336
-
-
Patent Agency Ranking
公开(公告)号：KR1020160094538A
公开(公告)日：2016-08-10
申请号：KR1020150015286
申请日：2015-01-30
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/78618 , H01L29/78606 , H01L29/7869
Abstract: 박막트랜지스터가제공된다. 박막트랜지스터는기판; 상기기판상에배치되며, 제1 측벽및 상기제1 측벽에대향하는제2 측벽을갖는하부게이트전극; 상기기판및 상기하부게이트전극을덮는하부절연층; 상기하부절연층상의반도체층; 상기반도체층상에직접(directly on) 배치되며서로이격되는소스및 드레인전극들을포함하되, 상기소스전극은상기하부게이트전극의상기제1 측벽에인접하여배치되고, 상기드레인전극은상기게이트전극의제2 측벽에인접하여배치되며, 상기소스및 드레인전극들은서로마주보는제3 측벽및 제4 측벽을각각가지되, 상기제1 측벽및 상기제3 측벽은상기기판의상면에수직한일 방향으로서로정렬되고, 상기제2 측벽및 상기제4 측벽은상기일 방향으로서로정렬될수 있다.
Abstract translation: 提供薄膜晶体管。 薄膜晶体管包括：基板; 下部栅极电极，其设置在所述基板上，并且包括面向所述第一侧壁的第一侧壁和第二侧壁; 覆盖基板和下栅电极的下绝缘层; 位于下绝缘层上的半导体层; 以及直接布置在半导体层上的源电极和漏电极，并且彼此分离。 源电极与下栅电极的第一侧壁相邻。 漏电极与栅电极的第二侧壁相邻。 源极和漏极中的每一个包括彼此面对的第三侧壁和第四侧壁。 第一侧壁和第三侧壁垂直于衬底的上侧布置。 第二侧壁和第四侧壁沿一个方向排列。
-
公开(公告)号：KR101899423B1
公开(公告)日：2018-11-01
申请号：KR1020170050301
申请日：2017-04-19
Abstract: 정전용량방식의지문인식센서어레이가투명한패널형태로제공되는투명지문인식패널및 디스플레이패널상에이러한투명지문인식패널을포함하는지문인식디스플레이장치가개시된다. 상기지문인식센서어레이는, 다수의게이트라인; 상기다수의게이트라인과교차하는다수의리드아웃라인; 및, 상기다수의게이트라인과상기다수의리드아웃라인의교차점마다대응되도록배치된적어도하나의센서화소전극을갖는다수의센서화소;를포함하고, 서로인접한 N개(N은 2 이상의자연수)의게이트라인에대응되는 N개행의센서화소로이루어진일시적검출화소그룹의각 센서화소전극으로부터상기다수의리드아웃라인을통해동시에정전용량신호를검출하며, 상기다수의게이트라인에순차적으로인가되는게이트온(On) 신호가 1개의라인단위로시프트(shift) 될때마다상기일시적검출화소그룹도 1개의행씩순차적으로시프트되도록구동된다.
-
公开(公告)号：KR1020160116295A
公开(公告)日：2016-10-07
申请号：KR1020160018604
申请日：2016-02-17
Applicant: 한국전자통신연구원
IPC: H01L51/56 , H01L51/00 , H01L21/28 , H01L21/02 , H01L21/311
Abstract: 본발명의실시예에따라유연기판소자를제공한다. 유연기판소자는캐리어기판상에희생층을형성하고, 상기희생층상에유연기판소자를형성하고, 상기유연기판소자가형성된상기캐리어기판을희석된산화물식각제(Buffered Oxide Etchant)에침전시켜상기희생층과상기캐리어기판을상기유연기판소자로부터제거하는것을포함하고, 상기희생층은수소함유실리콘질화물을포함한다.
-
公开(公告)号：KR1020150081026A
公开(公告)日：2015-07-13
申请号：KR1020140000574
申请日：2014-01-03
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78618 , H01L29/78696
Abstract: 박막트랜지스터가제공된다. 박막트랜지스터는기판, 상기기판위에형성된활성층, 상기활성층위에형성된게이트절연막, 상기게이트절연막위에형성된게이트전극, 상기게이트전극양쪽의상기활성층에형성된도핑영역, 및상기게이트전극양측의상기기판상에서로이격되고상기도핑영역과직접접촉하는소스전극및 드레인전극을포함한다.
Abstract translation: 本发明提供一种薄膜晶体管。 薄晶体管包括衬底; 形成在所述基板上的有源层; 形成在有源层上的栅极绝缘膜; 形成在栅极绝缘膜上的栅电极; 形成在栅电极两侧的有源层上的掺杂区域; 以及源电极和漏电极在栅极两侧的衬底上彼此分离，并与掺杂区域直接接触。 因此，本发明能够提供没有接触工艺的自配置型半导体薄膜晶体管结构。
-
公开(公告)号：KR1020140135588A
公开(公告)日：2014-11-26
申请号：KR1020130127995
申请日：2013-10-25
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336 , H01L29/417
CPC classification number: H01L27/1288 , H01L27/1225 , H01L29/45 , H01L29/7869
Abstract: 본 발명은 박막 트랜지스터의 제조방법을 제공한다. 이 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 것, 게이트 전극이 형성된 상기 기판 상에 게이트 절연막을 형성하는 것, 상기 게이트 절연막 상에 제 1 도전층을 형성하는 것, 상기 제 1 도전층 상에 제 2 도전층을 형성하는 것, 상기 제 2 도전층 상에 상기 게이트 전극 일측의 소스 영역에서 제 1 두께를 갖는 제 1 영역, 상기 게이트 전극 및 상기 게이트 전극 타측의 드레인 영역에서 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 영역을 포함하는 제 1 포토 레지스트 패턴을 형성하는 것, 상기 제 1 포토 레지스트 패턴을 사용하며 상기 제 1 도전층 및 상기 제 2 도전층을 식각하는 것, 상기 제 1 영역의 상기 레지스트는 남기면서 상기 제 2 영역의 상기 레지스트는 제거하여 제 2 포토 레지스트 패턴을 형성하는 것, 상기 제 2 포토 레지� �트 패턴을 사용하여 상기 제 2 도전층을 식각하는 것, 상기 기판 상에 네가티브형의 레지스트를 도포하는 것, 배면 노광하여 상기 게이트 전극 상의 상기 네가티브형의 레지스트를 제거하는 것, 상기 게이트 전극 상의 상기 제 1 도전층을 식각하는 것, 상기 게이트 전극 상의 상기 게이트 절연막 상에 산화물 반도체층을 형성하는 것, 상기 산화물 반도체층이 형성된 상기 기판 상에 보호층을 형성하는 것, 상기 보호층 상에 평탄층을 형성하는 것 을 포함한다.
Abstract translation: 提供一种制造薄膜晶体管的方法。 制造薄膜的方法包括以下步骤：在衬底上形成栅电极; 在其上形成有栅电极的基板上形成栅极绝缘体; 在所述栅极绝缘体上形成第一导电层; 在所述第一导电层上形成第二导电层; 在所述第二导电层上形成包括第一区域和第二区域的第一光致抗蚀剂图案，其中所述第一区域在所述栅极电极的一侧的源极区域上具有第一厚度，并且所述第二区域具有小于 栅电极上的第一厚度和栅电极另一侧的漏区; 使用第一光致抗蚀剂图案蚀刻第一导电层和第二导电层; 通过在第一区域上留下抗蚀剂并除去第二区域上的抗蚀剂来形成第二光致抗蚀剂图案; 使用第二光致抗蚀剂图案蚀刻第二导电层; 在衬底上施加负性抗蚀剂; 通过背面曝光从栅电极去除负光刻胶; 蚀刻栅电极上的第一导电层; 在栅电极上的栅极绝缘体上形成氧化物半导体层; 在形成有氧化物半导体层的基板上形成保护层; 并在保护层上形成平坦化层。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
