Abstract:
본 발명은, 룩업 테이블을 복수 개의 뱅크로 분리하고, 적어도 한 개의 특별 기능 유닛(SFU : Special Function Unit)으로부터 요청받은 다항식 계수(coefficient)의 주소들을 기반으로 해당 주소가 속하는 뱅크를 나타내는 초기 비트맵(initial bitmap)을 형성하는 뱅크 분할부; 상기 뱅크 분할부에서 분리된 각각의 뱅크의 초기 비트맵에서 현재 비트맵(current bitmap)을 추출하고, 상기 현재 비트맵에서 특정된 SFU에 대해 요청받은 다항식의 계수를 제공하는 멀티 패치부; 및 상기 초기 비트맵과 현재 비트맵을 기반으로, 다음 비트맵(next bitmap)을 형성하는 비트맵 업데이터를 포함하며, 여기서, 뱅크별 초기 비트맵은 해당 뱅크에서 요청에 따라 다항식 계수를 제공해야 하는 SFU들에 대한 정보를 포함하고, 뱅크별 현재 비트맵은 해당 뱅크의 초기 비트맵에서 동일한 주소의 다항식 계수를 요청한 SFU들에 대한 정보를 포함하며, 뱅크별 다음 비트맵은 해당 뱅크에서 요청에 따라 다항식 계수를 제공해야 하는 나머지 SFU들에 대한 정보를 포함하는 것을 특징으로 하는 룩업 테이블 공유 장치 및 이를 이용한 룩업 테이블 공유 방법을 제공할 수 있다. 룩업 테이블(look-up table), 특별 기능 유닛(special function unit)
Abstract:
PURPOSE: An apparatus and a method for sharing a look-up table are provided to enable SFUs to efficiently share one look-up table, thereby reducing lowering of performance. CONSTITUTION: A bank dividing unit(210) divides a look-up table into a plurality of banks. The bank dividing unit forms an initial bitmap. A multi patch unit(220) extracts a current bitmap from the initial bitmap. The multi patch unit provides data of a corresponding bank for specified SFU(Special Function Unit)s specified in the current bitmap. A bitmap updater(230) presently forms the next bitmap by XOR(exclusive OR) operation of the initial bitmap and the current bitmap.
Abstract:
본 발명은 MAC 연산을 포함하는 연산 장치, 이를 이용한 DSP 구조 및 필터링 방법에 관한 것으로서, 특히 본 발명의 MAC 연산을 포함하는 연산 장치는 n 비트 데이터를 하나 이상 저장하는 제1 및 제2 레지스터, 2n 비트 데이터를 하나 이상 저장하는 제3 레지스터, 제1 입력단은 상기 제1 레지스터와 연결되고 제2 입력단은 상기 제2 또는 제3 레지스터와 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 곱셈 연산하는 곱셈기 및 제1 입력단은 상기 곱셈기의 출력단과 연결되고 제2 입력단은 출력단과 귀환 연결되며, 제1 입력단의 입력값과 제2 입력단의 입력값을 합하고, 상기 출력단은 상기 제3 레지스터로 연결되는 산술논리연산기(ALU)를 포함한다.
Abstract:
Disclosed are an apparatus and a method for providing recompression of a video, capable of recompressing and transmitting flags of data associated with neighboring data in a video block and an original video by a simple logic. To this end, the apparatus for providing recompression of a video includes: a recompressing unit recompressing a compressed video frame based on information obtained by comparing a selected block selected from the compressed video frame with an adjacent block adjacent to the selected block; and a frame memory controlling unit storing the recompressed video frame in a frame memory. Therefore, hardware volume may be decreased while original video data are maintained.
Abstract:
본 발명은 H.264 코덱의 무손실 영상 압축 방법에 관한 것으로, 압축 대상 이미지를 n(n은 자연수)개의 픽셀 영역들로 분할하는 과정; 상기 n개의 픽셀 영역들 각각을 압축하여 n개의 가변 길이 압축 코드들로 변환하는 과정; 및 상기 n개의 가변 길이 압축 코드들의 크기 변화를 패턴화하여 주소를 생성하는 과정을 포함하여 구성되며, 이에 의하여 외부 메모리에 저장되는 데이터를 무손실 압축하고, 무작위 지점의 데이터에 접속 가능해진다. H.264 코덱, 영상 압축, 무손실 압축, 무작위 지점의 데이터에 대한 접근
Abstract:
PURPOSE: A motion estimating device and a method thereof are provided to access reference image data which occupy the largest portion of a memory bandwidth according to a motion estimation skip determining result. CONSTITUTION: A motion estimation skip determining unit(5) outputs a motion vector in a skip mode. An SAD(Sum of Absolute Difference) processing unit(4) leads current image data and reference image data. The SAD processing unit calculates an SAD. The SAD processing unit outputs a motion vector in a normal mode. A mux unit(6) outputs the motion vector in the skip mode or the motion vector in the normal mode according to a skip flag signal.
Abstract:
본 발명은 인트라 16×16 휘도 예측시에 역양자화 및 역변환의 동작 시작 시점을 앞당겨주며동작 속도를 증대시키기 위한 SAE 계산 장치 및 그를 포함하는 H.264 코딩 장치에 관한 것으로, IQIT에 필요한 양자화된 DC 성분과 역양자화된 DC 성분을 인트라 예측 동작시에 미리 계산할 수 있도록 함으로써, 역양자화 및 역변환의 동작 시점을 앞당겨 줄 수 있을 뿐 만 아니라, 역양자화 및 역변환의 동작 속도까지도 증대시켜 줄 수 있도록 한다. H.264, 인트라 예측, DC 계수, SAE 계산, 인트라 16×16 휘도 예측
Abstract:
본 발명은 VLIW 명령어 처리 장치 및 방법에 관한 것으로, 이전 주기에서 생성된 명령어 선택 조건에 따라 VLIW(Very Long Instruction Word) 명령어에 포함된 적어도 하나의 명령어 중 하나를 선택하는 명령어 선택부; 및 상기 명령어 선택부를 통해 선택된 명령어를 처리하여, 명령어 처리 결과값과 새로운 명령어 선택 조건을 생성하는 선택 명령어 실행부를 포함하여 구성되며, 이에 의하여 조건 분기 명령어의 처리 효율을 증대시키고 VLIW 아키텍쳐의 하드웨어 크기는 감소시켜 줄 수 있도록 한다. VLIW, VLIW 아키텍쳐, 조건 분기 명령어, 조건 분기, 선택적 명령어
Abstract:
PURPOSE: A method for extracting a probability model value from a probability model table and a symbol value decoding method using the same and a symbol value decoding apparatus are provided to reduce required memory size and operation quantity, by simplifying the process of obtaining the probability model table and the index of the probability model table. CONSTITUTION: A probability model table is fractionated and reduced(110). The probability model table comprises a plurality of probability model values. Index is adjusted based on the fractionated and reduced probability model table(120). The probability model value is searched from the probability model table using the adjusted index(130). The probability model value is extracted from the probability model table.
Abstract:
PURPOSE: A network load reduction method for multi-processor system including distributed memory and a node structure thereof are provided to reduce the data access delay by reducing the traffic generated when data request is failed. CONSTITUTION: A processor(110) controls the node and processes the data. A distributed memory(120) stores the data processed by the processor. An auxiliary memory(160) stores a sharer history table. When the node requests the shared data to a first external node and receives the data from a second external node, the sharer history table stores the second external node information and the shared data information. The node includes a cache(140) which stores the data from the first external node and the distributed memory read by the processor.