-
公开(公告)号：KR100874772B1
公开(公告)日：2008-12-19
申请号：KR1020070107435
申请日：2007-10-24
Applicant: 한국정보통신대학교 산학협력단 , 한국전자통신연구원
IPC: H03B5/12
CPC classification number: H03B5/1212 , H03B5/1228
Abstract: A switch, a negative resistance unit, and a differential voltage controlled oscillator using the same are provided to minimize an implementation area. A differential voltage-controlled oscillator(1000) includes a resonator(200), first and second output terminals, and a negative resistance unit(100). The resonator generates the oscillation frequency corresponding to the inputted voltage. The first and second output terminals are connected to one end and other end of the resonator and output the oscillation frequency. The negative resistance unit is operated by corresponding to the oscillation frequency. The negative resistance unit includes the switch. The switch includes a first signal line, a second signal line, a source electrode, a first gate electrode, a second gate electrode, a first drain electrode, and a second drain electrode.
Abstract translation: 提供开关，负电阻单元和使用其的差分压控振荡器以最小化实现区域。 差分压控振荡器（1000）包括谐振器（200），第一和第二输出端子以及负电阻单元（100）。 谐振器产生对应于输入电压的振荡频率。 第一和第二输出端子连接到谐振器的一端和另一端并输出振荡频率。 负电阻单元与振荡频率相对应。 负电阻单元包括开关。 开关包括第一信号线，第二信号线，源电极，第一栅电极，第二栅电极，第一漏电极和第二漏电极。
-
公开(公告)号：KR1020090056789A
公开(公告)日：2009-06-03
申请号：KR1020080064462
申请日：2008-07-03
Applicant: 한국전자통신연구원 , 한국정보통신대학교 산학협력단
IPC: H03F1/26
CPC classification number: H03F1/26 , H03F1/223 , H03F1/347 , H03F3/191 , H03F2200/294
Abstract: A multi band low noise amplifier is provided to reduce a value of a passive device for input terminal matching in a low frequency band by sharing the passive device of the input terminal matching circuit. A first matching circuit(110) performs the impedance matching of the input terminal in a low frequency region. A first transistor includes a gate connected to a first matching circuit and a drain connected to an output terminal, and performs the amplification operation of the low frequency input. A first degeneration inductor is connected between the ground and the source of the first transistor. A second matching circuit(120) performs the impedance matching of the input terminal in a high frequency region. A second transistor includes the gate connected to the second matching circuit and the drain connected to the output terminal, and performs the amplification operation of the high frequency input. A second degeneration inductor is connected between the ground and the source of the second transistor.
Abstract translation: 提供一种多频带低噪声放大器，通过共享输入端子匹配电路的无源器件来降低用于低频带中的输入端子匹配的无源器件的值。 第一匹配电路（110）在低频区域中执行输入端子的阻抗匹配。 第一晶体管包括连接到第一匹配电路的栅极和连接到输出端子的漏极，并且执行低频输入的放大操作。 第一退化电感器连接在第一晶体管的接地和源极之间。 第二匹配电路（120）在高频区域中执行输入端子的阻抗匹配。 第二晶体管包括连接到第二匹配电路的栅极和连接到输出端子的漏极，并且执行高频输入的放大操作。 第二退化电感器连接在第二晶体管的接地和源极之间。
-
公开(公告)号：KR100900351B1
公开(公告)日：2009-06-02
申请号：KR1020070106095
申请日：2007-10-22
Applicant: 한국정보통신대학교 산학협력단 , 한국전자통신연구원
IPC: H03B5/08
Abstract: 본 발명은 트랜스포머 기반의 차동 튜닝 엘씨 탱크 및 이를 이용한 차동 튜닝 전압제어 발진기에 관한 것으로, LC 탱크는 일차 코일단과 제1 및 제2 이차 코일단을 가진 트랜스포머와, 서로 방향이 다르게 직렬 연결된 제1 가변 커패시터 쌍과, 상기 제1 가변 커패시터 쌍과 동일한 연결 형태를 가지는 제2 가변 커패시터 쌍을 포함하되, 상기 제1 가변 커패시터 쌍을 상기 제1 이차 코일단에 연결하여 양의 방향으로 커패시턴스를 조절하고, 상기 제2 가변 커패시터 쌍을 상기 제2 이차 코일단에 연결하여 음의 방향으로 커패시턴스를 조절하며, 이때 상기 일차 코일단은 양단에 제1 공진노드와 제2 공진노드가 연결된다. 이에 의해 본 발명은 전압제어 발진기에서 발생할 수 있는 공통잡음 및 저주파 잡음의 공진 주파수로 천이되는 문제점을 제거하고, 위상잡음 특성을 개선한다.
VCO, 차동 튜닝, 공진기, LC 탱크, 바렉터, 트랜스포머-
公开(公告)号：KR1020090040640A
公开(公告)日：2009-04-27
申请号：KR1020070106095
申请日：2007-10-22
Applicant: 한국정보통신대학교 산학협력단 , 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1296 , H03B5/1243 , H03B5/1265 , H03B5/24 , H03B2200/009 , H03B2201/0208 , H03B2201/036
Abstract: A transformer-based LC tank with differential-turned structure and the differential-tuned voltage controlled oscillator using the LC tank are provided to improve the quality factor of the resonant cavity by applying the transformer to the LC tank resonant cavity. A differential tuning voltage controlled oscillator comprises a current source portion(110), the first active portion(121), the second active portion(122), and the LC tank resonant cavity. The LC tank resonant cavity generates the resonant frequency and is located between the first active portion and the second active portion. The LC tank resonant cavity comprises the transformer and the first to fourth varactors(Cv11,Cv12,Cv21,Cv22). The first and second varactors are serially connected and the capacitance is controlled into the positive direction. The capacitance of the third and fourth varactors is controlled into the negative direction.
Abstract translation: 提供具有差分转换结构的基于变压器的LC箱和使用LC箱的差分调谐压控振荡器，通过将变压器应用于LC箱谐振腔来提高谐振腔的品质因数。 差分调谐压控振荡器包括电流源部分（110），第一有效部分（121），第二有效部分（122）和LC谐振腔谐振腔。 LC箱谐振腔产生谐振频率并且位于第一有效部分和第二有效部分之间。 LC箱谐振腔包括变压器和第一至第四变容二极管（Cv11，Cv12，Cv21，Cv22）。 第一和第二变容二极管串联连接，电容被控制在正方向。 第三和第四变容二极管的电容被控制在负方向。
-
公开(公告)号：KR1020110085701A
公开(公告)日：2011-07-27
申请号：KR1020100005619
申请日：2010-01-21
CPC classification number: G04F10/005 , H03K5/133 , H03L7/0816
Abstract: PURPOSE: A time to digital converter is provided to perform micro detection after a course is detected, thereby obtaining high time resolution, short latency, and low complexity. CONSTITUTION: A course detector(110) detects a course by a chain delay line. The course detector comprises an inverter(1121) and a plurality of flip-flops which latches the output of each inverter. A decoder and a selector(120) find a section where '1' is converted into '0' from output bits of the source detector. The decoder and the selector output a clock. A micro detector(130) performs micro detection by differential delay devices which are connected each other in parallel.
Abstract translation: 目的：提供时间数字转换器，以便在检测到课程后执行微观检测，从而获得高时间分辨率，短延迟和低复杂度。 构成：航向检测器（110）通过链延迟线检测航线。 路线检测器包括逆变器（1121）和锁存每个逆变器的输出的多个触发器。 解码器和选择器（120）找到从源检测器的输出位将'1'转换为'0'的部分。 解码器和选择器输出时钟。 微型检测器（130）通过并联连接的差分延迟器件进行微型检测。
-
Patent Agency Ranking
公开(公告)号：KR1020110070410A
公开(公告)日：2011-06-24
申请号：KR1020090127219
申请日：2009-12-18
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: H03D7/00
CPC classification number: H03D7/1441 , H03D7/1458 , H03D2200/0025 , H03D2200/0043 , H03D2200/0084
Abstract: PURPOSE: A frequency mixer is provided to improve noise figure, by increasing conversion gain frequency bandwidth. CONSTITUTION: A transconductance stage(110) outputs a current corresponding to a voltage of an RF signal. A switching stage(120) switches the current outputted from the transconductance stage in response to a local oscillator signal. A load terminal(140) is connected between the switching stage and a power source port. A current bleeding stage(130) is connected between the switching stage and power source port. The current bleeding stage has one resonance inductor to remove noise generated from a bleeding current source. A bias stage(150) has one or more current source for stable current flow on the transconductance stage.
Abstract translation: 目的：通过增加转换增益频率带宽，提供混频器来提高噪声系数。 构成：跨导级（110）输出与RF信号的电压相对应的电流。 开关级（120）响应于本地振荡器信号切换从跨导级输出的电流。 负载端子（140）连接在开关级与电源端口之间。 在开关级和电源端口之间连接有电流出流级（130）。 目前的出血阶段有一个谐振电感来消除由出血电流源产生的噪声。 偏置级（150）具有用于在跨导级上稳定电流流动的一个或多个电流源。
-
公开(公告)号：KR100950463B1
公开(公告)日：2010-03-31
申请号：KR1020080065069
申请日：2008-07-04
Applicant: 한국전자통신연구원 , (주)하이비젼시스템
Abstract: 모터에 의해서 움직이는 카메라로부터 입력된 영상 신호에 응답해서 영상 추적을 수행하는 영상 추적 칩 개발 장치는, 상기 카메라로부터의 상기 영상 신호를 입력받아 움직임 영상을 검출하고, 검출된 움직임 영상의 좌표 정보를 출력하는 프로세서 모듈과, 상기 프로세서 모듈로부터 출력되는 좌표 정보에 응답해서 상기 모터를 구동하는 컨트롤러, 그리고 상기 카메라로부터 출력되는 영상 신호 및 상기 프로세서 모듈로부터의 상기 좌표 정보를 디스플레이하는 퍼스널 컴퓨터를 포함한다.
NTSC/PAL 카메라, 영상 추적, SoC, FPGA-
公开(公告)号：KR100907254B1
公开(公告)日：2009-07-10
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명에 따른 IEEE 1149.1 규격의 TAP 제어기로부터 생성되는 래퍼 제어 신호(WSC)에 따라 테스트되는 시스템-온-칩은, 하나 이상의 코어 구동 클록을 제공하는 코어 클록 생성 회로; 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 테스트 동작을 수행하기 위한 입력 경계 레지스터, 출력 경계 레지스터 및 스캔 체인을 갖는 IEEE 1500 규격의 하나 이상의 IP 코어를 포함하되, 내부 지연고장 테스트 동작시, 상기 IP 코어는 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 입력 경계 레지스터와 상기 스캔 체인과 출력 경계 레지스터들이 직렬로 연결되도록 제어하고, 상기 스캔 체인으로는 클록 게이팅 방식으로 생성된 앳-스피드 테스트 클록을 제공하는 래퍼 제어 블록을 포함한다.
상술한 구성을 통하여 본 발명의 시스템 온 칩은 IEEE 1149.1 TAP 제어기를 통해서 각 IP 코어들의 내부 지연고장 테스트를 효율적으로 수행할 수 있어 저비용 및 고효율의 시스템 온 칩을 구현할 수 있다.
IEEE 1149.1, TAP 제어기, IEEE P1500, 내부 지연 고장 테스트, At-speed test-
公开(公告)号：KR1020090056790A
公开(公告)日：2009-06-03
申请号：KR1020080066007
申请日：2008-07-08
Applicant: 한국전자통신연구원 , 주식회사 씬멀티미디어
CPC classification number: H04N19/13 , H04N19/174 , H04N19/176 , H04N19/423
Abstract: A system for decoding a VLC(Variable Length Code) and a decoding method thereof are provided to reduce gate count and reduce power consumption by uploading and using only the table information needed for a received frame. A CPU(100) receives a group picture and extracts a plurality of frames from the received group picture. A VLC decoder(200) decodes the frames received from the CPU. The VLC decoder stores table information, which is loaded from the CPU and is needed for decoding the frame, to an SRAM(210). The CPU included a picture layer(110) and a table manager(120). The picture layer decodes the group picture into a plurality of frames. The table manager receives the frame to be decoded and loads the table information to the SRAM.
Abstract translation: 提供用于对VLC（可变长度码）进行解码的系统及其解码方法，以通过仅上载和仅使用所接收的帧所需的表信息来减少门数并降低功耗。 CPU（100）接收组图像并从接收到的组图像中提取多个帧。 VLC解码器（200）解码从CPU接收的帧。 VLC解码器存储从CPU加载并且用于将帧解码所需的表信息到SRAM（210）。 CPU包括图像层（110）和表管理器（120）。 图像层将组图像解码为多个帧。 表管理器接收要解码的帧，并将表信息加载到SRAM。
-
公开(公告)号：KR1020090054168A
公开(公告)日：2009-05-29
申请号：KR1020070120899
申请日：2007-11-26
Applicant: 한국전자통신연구원
CPC classification number: H04B1/16 , H03G3/3068 , H04B1/10 , H04L27/2647
Abstract: 본 발명에 따른 다중대역을 사용하는 통신 시스템의 자동 이득 제어 방법은, 수신 심볼들에 대한 신호 전력을 검출하는 단계; 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 개략 이득을 조정하는 제 1 자동 이득 제어 동작을 수행하는 단계; 그리고 상기 수신 심볼들이 전송되는 다중 대역들 각각에 대한 미세 이득을 조정하는 제 2 자동 이득 제어 동작을 수행하는 단계를 포함한다.
상술한 자동 이득의 조정에 따르면, 짧은 프리앰블을 갖는 초광대역(UWB) 무선 통신 특히, 다중대역 직교 주파수 분할 다중화 시스템의 수신기에서 미세 심볼 타이밍 동기, 주파수 옵셋 추정과 같은 동작들을 위한 시간을 확보할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.031 seconds)
