公开(公告)号：KR1020170105284A

公开(公告)日：2017-09-19

申请号：KR1020160028298

申请日：2016-03-09

Applicant: 현대자동차주식회사

Inventor： 강수빈 ,  김영석 ,  노현우 ,  홍경국

IPC: H01L25/07 ,  H01L23/495 ,  H01L25/18

CPC classification number: H01L2224/33 ,  H01L2224/40225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

Abstract: 전력모듈은평평한판 형상의적어도하나의트랜지스터소자; 상기적어도하나의트랜지스터소자와마주보게배치되며, 평평한판 형상의적어도하나의다이오드소자; 상기적어도하나의트랜지스터소자와상기적어도하나의다이오드소자사이에배치되는적어도하나의스페이서; 상기적어도하나의트랜지스터소자를지지하는하부기판; 및상기적어도하나의다이오드소자를지지하는상부기판을포함할수 있다.

Abstract translation: 功率模块包括至少一个平板形式的晶体管元件; 至少一个二极管元件，其与所述至少一个晶体管元件相对设置并且以平板的形式; 至少一个间隔件，其设置在所述至少一个晶体管元件与所述至少一个二极管元件之间; 支撑所述至少一个晶体管元件的下基板; 以及支撑所述至少一个二极管元件的上基板。

公开(公告)号：KR1020170069322A

公开(公告)日：2017-06-21

申请号：KR1020150175661

申请日：2015-12-10

Applicant: 현대자동차주식회사

Inventor： 홍경국 ,  김영석 ,  노현우 ,  이종석 ,  강수빈

IPC: H01L23/495 ,  H01L23/367 ,  H01L23/40

Abstract: 센터리드프레임을채용하고센터리드프레임의상하에센터리드프레임과전기적인접속을형성하는발열전기소자들을배치함으로써효율적인열 방출이가능한파워모듈이개시된다. 상기파워모듈은, 제1 센터리드프레임; 상기제1 센터리드프레임의상면및 하면에상기제1 센터리드프레임과전기적으로접속되어각각부착된제1 전기소자및 제2 전기소자; 상기제1 전기소자와전기적으로접속되도록상기제1 전기소자의상부에배치되는제1 상부기판; 및상기제2 전기소자와전기적으로접속되도록상기제2 전기소자의하부에배치되는제1 하부기판을포함한다.

Abstract translation: 本发明公开了一种采用中心引线框架并且能够通过在中心引线框架上方和下方设置与中心引线框架形成电连接的发热电子元件来有效地散热的功率模块。 该功率模块包括：第一中心引线框架; 第一电气元件和第二电气元件，电连接到第一中心引线框架并分别附接到第一中心引线框架的上表面和下表面; 第一上基板，设置在第一电子设备上以电连接到第一电子设备; 并且第一下基板设置在第二电装置下方以电连接到第二电装置。

公开(公告)号：KR101734712B1

公开(公告)日：2017-05-11

申请号：KR1020150174805

申请日：2015-12-09

Applicant: 현대자동차주식회사

Inventor： 김영석 ,  노현우 ,  홍경국 ,  강수빈

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/495 ,  H01L23/498 ,  H01L29/06 ,  H01L23/367

CPC classification number: H01L23/3675 ,  H01L23/367 ,  H01L23/492 ,  H01L23/49537 ,  H01L23/49541 ,  H01L24/33 ,  H01L24/40 ,  H01L2224/29139 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/371 ,  H01L2224/8385 ,  H01L2224/8485 ,  H01L2924/17747 ,  H01L2924/00014

Abstract: 본발명은고온안정성및 신뢰성을 확보함과더불어구조적안정성을높일수 있는파워모듈에관한것이다. 본발명에의한파워모듈은, 금속층을가진상부기판; 상기상부기판에대해이격되고, 상기상부기판의금속층과마주보는금속층을가진하부기판; 상기상부기판및 상기하부기판사이에배치되는하나이상의반도체; 및상기상부기판및 상기하부기판을일정간격으로이격시키도록상기상부기판의금속층및 상기하부기판의금속층중에서적어도어느하나의금속층에형성된하나이상의레그부(leg portion);를포함하고, 상기레그부는상기반도체부를상기상부기판의금속층또는상기하부기판의금속층에전기적으로접속시키도록구성된다.

Abstract translation: 本发明涉及一种能够确保高温稳定性和可靠性并增强结构稳定性的功率模块。 根据本发明的功率模块包括：具有金属层的上基板; 与上基板间隔开并具有面向上基板的金属层的金属层的下基板; 至少一个半导体设置在上基板和下基板之间; 并且至少一个腿部分形成在上基板的金属层和下基板的金属层的至少一个金属层上，以便以规则间隔分开上基板和下基板， 并且将半导体部分电连接到上基板的金属层或下基板的金属层。

公开(公告)号：KR1020160092866A

公开(公告)日：2016-08-05

申请号：KR1020150013801

申请日：2015-01-28

Applicant: 현대자동차주식회사

Inventor： 박정희 ,  이종석 ,  강수빈 ,  노현우 ,  천대환 ,  홍경국 ,  정영균

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/7812 ,  H01L29/7848

Abstract: 반도체소자및 그제조방법이개시된다. 본발명의하나또는다수의실시예에따른반도체소자는기판; 상기기판의제1면에배치되는 n-형에피층; 상기 n-형에피층위에차례로배치되는 p형영역및 p+형영역; 상기 p+형영역및 p형영역의일부에배치되는 n+형영역; 상기 n+형영역, p형영역및 p+형영역을관통하고, 상기 n-형에피층에배치되는트렌치; 상기트렌치내에배치되는게이트절연막; 상기게이트절연막위에배치되는게이트전극; 상기게이트전극위에배치되는산화막; 상기 p+형영역, n+형영역및 산화막위에배치되는소스전극; 및상기기판의제2면에배치되는드레인전극을포함하고, 상기게이트전극은중앙부가개구된형상으로이루어진다. 본발명의하나또는다수의실시예에따른반도체소자의제조방법은기판의제1면에에피택셜성장으로 n-형에피층을형성하는단계; 상기 n-형에피층위에제1 이온주입으로 p형영역을형성하고, 상기 p형영역위에제2 이온주입으로 p+형영역을형성하는단계; 상기 p+형영역및 p형영역의일부에제3 이온주입으로 n+형영역을형성하는단계; 상기 n+형영역, p형영역및 p+형영역을관통하고, 상기 n-형에피층위에배치되도록상기 n-형에피층의일부를식각하여트렌치를형성하는단계; 상기 p+형영역의상부, n+형영역의상부및 트렌치내에제1 절연층을형성하는단계; 상기제1 절연층위에게이트도전층을형성하는단계; 및상기제1 절연층및 게이트도전층을식각하여게이트절연막및 게이트전극을형성하는단계로이루어지며, 상기게이트전극은상기트렌치내부에위치한다.

Abstract translation: 本发明涉及能够提高功率半导体器件的电流密度的半导体器件及其制造方法。 半导体器件包括：衬底; 设置在所述基板的第一表面上的n +型外延层; p型区域和p ^ +型区域依次布置在n ^型外延层上; 设置在p +型区域和p型区域中的一些上的n +型区域; 设置在n ^型外延层上的沟槽; 设置在沟槽内的栅极绝缘层; 设置在所述栅极绝缘层上的栅电极; 设置在栅电极上的氧化膜; 设置在p +型区域上的源电极，n +型区域和氧化物膜; 以及设置在所述基板的第二表面上的漏电极。 栅电极的中心部分形成为开口形状。

公开(公告)号：KR1020160071902A

公开(公告)日：2016-06-22

申请号：KR1020140179660

申请日：2014-12-12

Applicant: 현대자동차주식회사

Inventor： 박정희 ,  이종석 ,  천대환 ,  홍경국 ,  정영균

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: 본발명은반도체소자에관한것으로, 구체적으로트렌치를식각할경우정렬오차를최소화할수 있는반도체소자및 그제조방법에관한것이다. 이를위해, 본발명의일 실시예에따른반도체소자의제조방법은탄화규소기판의일면에일정간격이격되게형성된복수의마스크패턴을포함하는하드마스크를배치하는단계; 상기하드마스크및 상기탄화규소기판의일측에제1 감광막을형성하는단계; 상기제1 감광막및 상기하드마스크를마스크로하여상기탄화규소기판을식각해서소스트렌치를형성하는단계; 상기제1 감광막을제거하고, 상기탄화규소기판의일부분및 상기소스트렌치에 p 베이스영역을형성하는단계; 상기소스트렌치및 상기하드마스크에제2 감광막을형성하는단계; 상기하드마스크및 제2 감광막을마스크로하여상기탄화규소기판을식각해서게이트트렌치를형성하는단계; 상기제2 감광막을제거하고, 상기소스트렌치내부에소스전극을형성하고, 상기게이트트렌치내부에게이트전극을형성하는단계; 및상기탄화규소기판의타면에드레인전극을형성하는단계를포함할수 있다.

Abstract translation: 半导体器件及其制造方法技术领域本发明涉及一种半导体器件及其制造方法，其特征在于，涉及一种半导体器件及其制造方法。 为此，根据本发明的实施例的半导体器件的制造方法可以包括：以规则的间隔布置形成在碳化硅衬底的一侧上的多个掩模图案的硬掩模的步骤; 在硬掩模和碳化硅衬底的一侧上形成第一敏感膜的步骤; 通过使用第一感光膜和硬掩模作为掩模蚀刻碳化硅衬底来形成源沟槽的步骤; 去除第一敏感膜并在碳化硅衬底和源沟槽的一部分上形成p基区的步骤; 在源沟槽和硬掩模上形成第二敏感膜的步骤; 通过使用硬掩模和第二敏感膜作为掩模蚀刻碳化硅衬底来形成栅极沟槽的步骤; 去除第二敏感膜的步骤，在源沟槽内部形成源电极，以及在栅极沟槽内部形成栅电极; 以及在碳化硅衬底的另一侧上形成漏电极的步骤。

公开(公告)号：KR101628105B1

公开(公告)日：2016-06-08

申请号：KR1020140157200

申请日：2014-11-12

Applicant: 현대자동차주식회사

Inventor： 천대환 ,  이종석 ,  박정희 ,  홍경국 ,  정영균

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16

Abstract: 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에배치되어있는 n-형에피층, 상기 n-형에피층위에배치되어있는 p형영역, 상기 p형영역을관통하고, 상기 n-형에피층에배치되어있는트렌치, 상기 p형영역위에배치되어있으며, 상기트렌치의양쪽에각각배치되어있는 p+형영역, 상기트렌치와상기 p형영역및 상기 p+형영역사이에배치되어있는 n+형영역, 상기트렌치내부에배치되어있는게이트전극, 상기게이트전극과상기트렌치의내부측면및 하부면사이에배치되어있는제1 게이트절연막, 상기제1 게이트절연막및 상기게이트전극위에배치되어있는제2 게이트절연막, 상기 n+형영역, 상기 p+형영역및 상기제2 게이트절연막위에배치되어있는소스전극, 그리고상기 n+형탄화규소기판의제2면에배치되어있는드레인전극을포함하고, 상기제2 게이트절연막의상부면은상기 n+형영역및 상기 p+형영역의상부면과동일선상에위치한다.

公开(公告)号：KR1020150031122A

公开(公告)日：2015-03-23

申请号：KR1020130110671

申请日：2013-09-13

Applicant: 현대자동차주식회사

Inventor： 정영균 ,  천대환 ,  홍경국 ,  이종석 ,  박정희

IPC: H01L21/336 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L29/66666 ,  H01L21/02104 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/42356 ,  H01L21/0465 ,  H01L21/31 ,  H01L21/76831 ,  H01L29/7802

Abstract: 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층, p형 에피층 및 n+ 영역을 차례로 형성하는 단계, n+ 영역 위에 버퍼층을 형성하는 단계, 버퍼층의 일부분 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 버퍼층을 식각하여 감광막 패턴 아래에 위치하고, n+ 영역의 일부분을 노출하는 버퍼층 패턴을 형성하는 단계, 노출된 n+ 영역 및 감광막 패턴 위에 n+ 영역 위에 위치하는 제1 부분 및 감광막 패턴 위에 위치하는 제2 부분을 포함하는 제1 금속층 및 제2 금속층을 차례로 형성하는 단계, 버퍼막 패턴, 감광막 패턴, 제1 금속층의 제2 부분 및 제2 금속층의 제2 부분을 제거하여 n+ 영역의 일부분을 노출하는 단계, 그리고 제1 금속층의 제1 부분 및 제2 금속층의 제1 부분을 마스크로 하여 노출 된 n+ 영역의 일부분을 식각하여 트렌치를 형성하는 단계를 포함하고, 트렌치는 n+ 영역 및 p 형 에피층을 관통하고, n- 형 에피층에 형성된다.

Abstract translation: 根据本发明的实施例，制造半导体器件的方法包括在n +型碳化硅衬底的第一表面上形成n型外延层，ap型外延层和n + epi区域的步骤， 订购; 在n +区上形成缓冲层的步骤; 在缓冲层的一部分上形成感光膜图案的步骤; 通过使用感光膜图案作为掩模蚀刻缓冲层，形成放置在感光膜图案下方并暴露一部分n +区域的缓冲层图案的步骤; 在曝光的n +区域和感光膜图案上形成第一和第二金属层的步骤，包括放置在n +区域上的第一部分和放置在感光膜图案上的第二部分; 通过去除缓冲层图案，感光膜图案，第一金属层的第二部分和第二金属层的第二部分来暴露n +区域的一部分的步骤; 以及通过使用第一金属层的第一部分和第二金属层的第一部分作为掩模来蚀刻暴露的n +区域的一部分来形成沟槽的步骤。 沟槽穿透n +区和p型外延层，并形成在n型外延层上。

公开(公告)号：KR101461886B1

公开(公告)日：2014-11-13

申请号：KR1020130108479

申请日：2013-09-10

Applicant: 현대자동차주식회사

Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66143

Abstract: 본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있고, 상부면, 하부면 및 상부면과 하부면을 연결하는 경사면을 포함하는 n- 형 에피층, n- 형 에피층의 경사면 위에 배치되어 있는 p 영역, n- 형 에피층 및 p 영역 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함한다.

Abstract translation: 根据本发明的实施例的肖特基势垒二极管包括n型外延层，其布置在n +型碳化硅衬底的第一表面上，并且包括上表面，下表面和倾斜表面， 上表面和下表面; 布置在n型外延层的倾斜表面上的p区; 形成在n型外延层和p区上的短键电极; 以及设置在n +型碳化硅衬底的第二表面上的欧姆电极。

公开(公告)号：KR1020140085144A

公开(公告)日：2014-07-07

申请号：KR1020120155379

申请日：2012-12-27

Applicant: 현대자동차주식회사

Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/1608 ,  H01L29/6606

Abstract: A Schottky barrier diode according to an embodiment of the present invention comprises an n- type epitaxial layer disposed on a first surface of an n+ type silicon carbide substrate; a plurality of n type pillar regions disposed on a first portion of the first surface of the n+ type silicon carbide substrate; a p type region disposed inside an n- type epitaxial layer and extended in a direction perpendicular to the n type pillar region; a plurality of p+ regions disposed on the surface of the n- type epitaxial layer and spaced apart from the n type pillar region and the p type region; a Schottky electrode disposed on the n- epitaxial layer and the p+ region; and an ohmic electrode disposed on a second surface of the n+ type silicon carbide substrate. The p type region is disposed between the upper surface of the n type pillar region and the first surface of the n+ type silicon carbide substrate.

Abstract translation: 根据本发明实施例的肖特基势垒二极管包括设置在n +型碳化硅衬底的第一表面上的n型外延层; 设置在n +型碳化硅衬底的第一表面的第一部分上的多个n型柱状区域; p型区域，其设置在n型外延层的内部并且在垂直于n型支柱区域的方向上延伸; 多个p +区域，设置在n型外延层的表面上并与n型支柱区域和p型区域间隔开; 设置在n外延层和p +区上的肖特基电极; 以及设置在n +型碳化硅衬底的第二表面上的欧姆电极。 p型区域设置在n型支柱区域的上表面和n +型碳化硅衬底的第一表面之间。

公开(公告)号：KR1020140085139A

公开(公告)日：2014-07-07

申请号：KR1020120155367

申请日：2012-12-27

Applicant: 현대자동차주식회사

Inventor： 정영균 ,  홍경국 ,  이종석 ,  천대환

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66068 ,  H01L29/1608

Abstract: According to an embodiment of the present invention, a semiconductor device comprises an n-type epitaxial layer, a p-type epitaxial layer, and an n+ region which are disposed on a first surface of an n+ type silicon carbide substrate in order; a trench including a first portion with a linear profile and a second portion with a U shape which passes through the n+ region and the p-type epitaxial layer; a gate insulating film disposed within the trench; a gate electrode disposed on the gate insulating film; an oxide film disposed on the gate electrode; a source electrode disposed on the p-type epitaxial layer, the n+ region, and the oxide film; and a drain electrode disposed on a second surface of the n+ type silicon carbide substrate. The second portion of the trench is disposed under the first portion of the trench. The width of the first portion of the trench is wider than the width of the second portion of the trench.

Abstract translation: 根据本发明的实施例，半导体器件包括依次设置在n +型碳化硅衬底的第一表面上的n型外延层，p型外延层和n +区域; 包括具有线性轮廓的第一部分和穿过所述n +区域和所述p型外延层的U形的第二部分的沟槽; 设置在所述沟槽内的栅极绝缘膜; 设置在所述栅极绝缘膜上的栅电极; 设置在栅电极上的氧化膜; 设置在p型外延层上的源电极，n +区和氧化膜; 以及设置在n +型碳化硅衬底的第二表面上的漏电极。 沟槽的第二部分设置在沟槽的第一部分之下。 沟槽的第一部分的宽度比沟槽的第二部分的宽度宽。