公开(公告)号：US6281704B2

公开(公告)日：2001-08-28

申请号：US81011601

申请日：2001-03-15

Applicant: ALTERA CORP

Inventor： NGAI TONY ,  SHUMARAYEV SERGEY ,  CHEUNG SAMMY ,  PATEL RAKESH ,  CHAN VINSON

IPC: H01L23/522 ,  H03K19/177

CPC classification number: H03K19/17736 ,  H01L23/5222 ,  H01L2924/0002 ,  H03K19/1778 ,  H03K19/17792 ,  H03K19/17796 ,  H01L2924/00

Abstract: Techniques for providing high-performance interconnect for integrated circuits will improve overall integrated circuit performance. These techniques include arranging, laying out, and fabricating the signal conductors (e.g., 405, 720) so the parasitic coupling capacitances (e.g., 425) are minimized and parasitic resistance is reduced. The techniques will minimize effects of crosstalk noise between the conductors, and thus improve overall integrated circuit performance.

公开(公告)号：JP2015008539A

公开(公告)日：2015-01-15

申请号：JP2014208874

申请日：2014-10-10

Applicant: アルテラ コーポレイションAltera Corporation ,  Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： CHUA KAR KENG ,  CHEUNG SAMMY ,  PHOON HEE KONG ,  TAN KIM PIN ,  GOAY WEI LIAN

IPC: H03K19/173 ,  H03K19/177

CPC classification number: H03K19/177 ,  H03K19/1737

Abstract: 【課題】FPGAのASIC等価物をより効率的、経済的に提供すること。【解決手段】FPGAのASIC等価物の提供は、複数のいわゆるハイブリッド論理素子(HLE)を含むASICアーキテクチャを使用することによって、促進され、より効率的、経済的に実行される。各HLEは、FPGA論理素子(LE)の完全機能の一部を提供可能である。ユーザの論理設計を実装する各FPGA LEの機能は、ユーザの論理を再合成することなく単一または複数のHLEへとマッピング可能である。必要な数のHLEだけが、各LEの関数を実行するために使用される。LE間および(1)単一のHLEまたは(2)HLE群間の1対1の等価性によって、FPGA設計とASIC設計との間のいずれの方向においてもマッピングが(再合成することなく)促進される。【選択図】図3

Abstract translation: 要解决的问题：更高效和经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，提供FPGA等效的FPGA，使其更加高效和经济 ），其中每一个可以提供FPGA逻辑元件（LE）的全部功能的一部分。 实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。 只有使用必要的HLE才能执行每个LE的功能。 每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。

公开(公告)号：JP2012157054A

公开(公告)日：2012-08-16

申请号：JP2012087199

申请日：2012-04-06

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： CHUA KAR KENG ,  CHEUNG SAMMY ,  PHOON HEE KONG ,  TAN KIM PIN ,  GOAY WEI LIAN

IPC: H03K19/177 ,  H03K19/173

CPC classification number: H03K19/177 ,  H03K19/1737

Abstract: PROBLEM TO BE SOLVED: To provide ASIC equivalents of FPGAs more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in either direction between FPGA and ASIC designs.

Abstract translation: 要解决的问题：更高效，更经济地提供ASIC等效的FPGA。 解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，促进提供ASIC等效的FPGA以使其更有效和经济，每个ASIC架构可以提供一部分全部功能 FPGA逻辑元件（LE）。 实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。 只有使用必要的HLE才能执行每个LE的功能。 每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任一方向上的映射（不再合成）。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2014131365A

公开(公告)日：2014-07-10

申请号：JP2014081749

申请日：2014-04-11

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： CHUA KAR KENG ,  CHEUNG SAMMY ,  PHOON HEE KONG ,  TAN KIM PIN ,  GOAY WEI LIAN

IPC: H03K19/173

CPC classification number: H03K19/177 ,  H03K19/1737

Abstract: PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in any direction between FPGA and ASIC designs.

Abstract translation: 要解决的问题：更高效和经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，提供FPGA等效的FPGA，使其更加高效和经济 ），其中每一个可以提供FPGA逻辑元件（LE）的全部功能的一部分。 实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。 只有使用必要的HLE才能执行每个LE的功能。 每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。

公开(公告)号：JP2012235499A

公开(公告)日：2012-11-29

申请号：JP2012153545

申请日：2012-07-09

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： CHUA KAR KENG ,  CHEUNG SAMMY ,  PHOON HEE KONG ,  TAN KIM PIN ,  GOAY WEI LIAN

IPC: H03K19/173 ,  H01L21/82 ,  H03K19/177

CPC classification number: H03K19/177 ,  H03K19/1737

Abstract: PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in any direction between FPGA and ASIC designs.

Abstract translation: 要解决的问题：更高效，更经济地提供ASIC等效的FPGA。 解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，促进提供ASIC等效的FPGA以使其更有效和经济，每个ASIC架构可以提供一部分全部功能 FPGA逻辑元件（LE）。 实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。 只有使用必要的HLE才能执行每个LE的功能。 每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2006020329A

公开(公告)日：2006-01-19

申请号：JP2005193749

申请日：2005-07-01

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： CHUA KAR KENG ,  CHEUNG SAMMY ,  PHOON HEE KONG ,  TAN KIM PIN ,  GOAY WEI LIAN

IPC: H03K19/173 ,  H01L21/82

CPC classification number: H03K19/177 ,  H03K19/1737

Abstract: PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA effectively and economically. SOLUTION: Provision for the ASIC equivalent of the FPGA is improved and performed effectively and economically, by using an ASIC architecture including a plurality of so called hybrid logic element (HLE). Each HLE can provide a part of a perfect function of the FPGA logic element (LE). Each function of the FPGA LE mounting logic design of a user can be mapped to a single or a plurality of HLEs, without recombining a logic of the user. Only the required number of the HLE can be used for performing the functions for each LE. The mapping in any one direction can be improved (without recombining), between FPGA design and ASIC design by equivalence of one versus one between LEs, and between (1) single HLE and (2) inter-HLE group. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为FPGA提供有效和经济的ASIC等价物。 解决方案：通过使用包含多个所谓的混合逻辑元件（HLE）的ASIC架构，可以有效和经济地改进和执行ASIC等效FPGA的规定。 每个HLE都可以提供FPGA逻辑元件（LE）的完美功能的一部分。 可以将用户的FPGA LE安装逻辑设计的每个功能映射到单个或多个HLE，而不会重新组合用户的逻辑。 只有所需数量的HLE才能用于执行每个LE的功能。 在任何一个方向上的映射可以通过在LE之间的一对一之间以及（1）单个HLE和（2）HLE组之间的等效性来改进（不重新组合）FPGA设计和ASIC设计之间的映射。 版权所有（C）2006，JPO＆NCIPI