公开(公告)号：DE102009021487B4

公开(公告)日：2013-07-04

申请号：DE102009021487

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/84 ,  H01L27/12

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung durch eine vergrabene isolierende Schicht des Halbleiterbauelements, um einen Teil eines kristallinen Materials eines Substrats des Halbleiterbauelements freizulegen; Bilden einer Aussparung in einem Teil des kristallinen Materials durch die Öffnung hindurch, wobei die Aussparung eine größere laterale Abmessung im Vergleich zur Öffnung besitzt; Bilden eines Halbleitermaterials in der Aussparung, wobei zumindest ein Teil des Halbleitermaterials eine Dotierstoffsorte so aufweist, dass ein pn-Übergang mit dem kristallinen Material gebildet wird; und Bilden eines Metallsilizids auf der Grundlage des Halbleitermaterials.

公开(公告)号：DE102009031114B4

公开(公告)日：2011-07-07

申请号：DE102009031114

申请日：2009-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/283 ,  H01L21/84 ,  H01L27/06 ,  H01L27/12 ,  H01L29/861

Abstract: Der pn-Übergang einer Subtratdiode in einem komplexen Halbleiterbauelement wird auf der Grundlage eines eingebetteten in-situ n-dotierten Halbleitermaterials hergestellt, wodurch bessere Diodeneigenschaften geschaffen werden. Beispielsweise wird ein Silizium/Kohlenstoffhalbleitermaterial in einer Aussparung im Substratmaterial gebildet, wobei die Größe und die Form der Aussparung so gewählt sind, dass eine unerwünschte Wechselwirkung mit Metallsilizidmaterial vermieden wird.

公开(公告)号：DE102009015748B4

公开(公告)日：2014-05-22

申请号：DE102009015748

申请日：2009-03-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/336 ,  H01L21/8238

Abstract: Verfahren mit: Bilden einer Aussparung in einem Halbleitergebiet lateral benachbart zu einer Gateelektrodenstruktur eines Transistors; Bilden einer verformungsinduzierenden Silizium/Germanium-Legierung in der Aussparung, wobei die Silizium/Germanium-Legierung eine erste Siliziumkonzentration besitzt; Bilden eines siliziumenthaltenden Hableitermaterials auf der verformungsinduzierenden Silizium/Germanium-Legierung, wobei das siliziumenthaltende Halbleitermaterial eine zweite Siliziumkonzentration besitzt, die größer ist als die erste Siliziumkonzentration; Bilden von Drain- und Sourcegebieten zumindest teilweise in der Silizium/Germanium-Legierung und dem siliziumenthaltenden Halbleitermaterial; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitermaterial, wobei das siliziumenthaltende Halbleitermaterial so gebildet wird, dass es eine Atomsorte mit einem kovalenten Radius aufweist, der größer ist als ein kovalenter Radius von Germanium.

公开(公告)号：DE102009023298B4

公开(公告)日：2012-03-29

申请号：DE102009023298

申请日：2009-05-29

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  PAPAGEORGIOU VASSILIOS

IPC: H01L21/336 ,  H01L27/092 ,  H01L29/78

Abstract: Verfahren mit: Bilden einer Gateelektrodenstruktur über einem Halbleitergebiet, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem &egr;, eine metallenthaltende Deckschicht, die über dem dielektrischen Material mit großem &egr; gebildet ist, ein Halbleitermaterial, das über der metallenthaltenden Deckschicht gebildet ist, und ein dielektrisches Deckmaterial, das über dem Halbleitermaterial gebildet ist, aufweist und wobei die Gateelektrodenstruktur einen schmäler werdenden unteren Bereich mit einer reduzierten Länge aufweist; Bilden eines Abstandshalters an Seitenwänden der Gateelektrodenstruktur, wobei der Abstandshalter einen ersten Abstandshalterbereich, der an dem schmäler werdenden unteren Bereich haftet, und einen zweiten Abstandshalterbereich, der an einem nicht schmäler werdenden Bereich der Gateelektrodenstruktur haftet, aufweist; Bilden eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem Halbleitergebiet mit einem lateralen Abstand, der durch den ersten Abstandshalterbereich festgelegt ist; und Bilden von Drain- und Sourcegebieten eines Transistors in zumindest einem Teil der verformungsinduzierenden Halbleiterlegierung.

公开(公告)号：DE102008063429B4

公开(公告)日：2015-03-26

申请号：DE102008063429

申请日：2008-12-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HOENTSCHEL JAN ,  MULFINGER G ROBERT ,  PAPAGEORGIOU VASSILIOS

IPC: H01L21/82 ,  H01L21/336 ,  H01L23/525 ,  H01L23/58 ,  H01L27/12 ,  H01L29/78

Abstract: Verfahren mit: Bereitstellen eines Halbleiterbauelements (250) mit einem Transistor (200) mit einem nicht-planaren Kanalgebiet, das in mehreren Halbleiterstegen (210) ausgebildet ist, wobei jeder der mehreren Halbleiterstege (210) einen ersten Endbereich (210S), einen zweiten Endbereich (210D) und einen zwischen dem ersten und dem zweiten Endbereich (210S, 210D) angeordneten Kanalbereich aufweist, und einer durchgehend ausgebildeten, sich über die mehreren Halbleiterstege erstreckenden Gateelektrodenstruktur (220); und Einstellen einer elektrischen Konfiguration des Transistors (200) durch individuelles Schalten des ersten Endbereichs (210S) eines oder mehrerer der mehreren Halbleiterstege (210) mit einem ersten Knoten, der einen Drainanschluss (230D) oder einen Sourceanschluss (230S) des Transistors (200) darstellt, mittels Transistorelementen (262), die eine wiederholte Neukonfiguration ermöglichen, oder mittels Widerstandsstrukturen, die zumindest ein einmaliges Schalten ermöglichen, wodurch ein Übergang von einem Zustand hoher Leifähigkeit in einen Zustand geringer Leitfähigkeit der Widerstandstrukturen oder umgekehrt ermöglicht wird.

公开(公告)号：DE102008064702B4

公开(公告)日：2013-01-17

申请号：DE102008064702

申请日：2008-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HOENTSCHEL JAN ,  PAPAGEORGIOU VASSILIOS ,  HANNON BELINDA

IPC: H01L21/8238 ,  H01L27/092

Abstract: Verfahren zur Herstellung eines verformten Halbleitermaterials in einem ersten Transistor (150p) einer ersten Leitfähigkeitsart und in einem zweiten Transistor (150n) einer zweiten Leitfähigkeitsart, wobei das Verfahren umfasst: Bilden eines Schichtstapels (104) über einer ersten Gateelektrodenstruktur (151) des ersten Transistors (150p) und über einer zweiten Gateelektrodenstruktur (151) des zweiten Transistors (150n), wobei die erste und die zweite Gateelektrodenstruktur (151) eine entsprechende Deckschicht (151c) aufweisen und wobei der Schichtstapel (104) eine Abstandshalterschicht und eine Ätzstoppschicht (104b), die über der Abstandshalterschicht (104a) gebildet ist, aufweist; Bilden einer Maske (111) über dem zweiten Transistor (150n) und über der Ätzstoppschicht (104b); Bilden eines ersten Abstandshalterelements an der ersten Gateelektrodenstruktur (151) aus der Abstandshalterschicht (104a); Bilden erster Aussparungen (103n) in Drain- und Sourcebereichen des ersten Transistors (150p) unter Anwendung des ersten Abstandshalterelements als eine Maske; Einführen einer oder mehrerer erster Implantationssorten in freigelegte Oberflächenbereiche der ersten Aussparungen (103n); Bilden eines...

公开(公告)号：DE102008063399B4

公开(公告)日：2012-04-12

申请号：DE102008063399

申请日：2008-12-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  PAPAGEORGIOU VASSILIOS ,  BEERNINK GUNDA ,  HOENTSCHEL JAN

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/322 ,  H01L27/088 ,  H01L29/78

Abstract: Verfahren mit: Bilden einer Halbleiterlegierung in Aussparungen, die in einem kristallinen Halbleitergebiet gebildet sind, wobei die Aussparungen von einem Kanalgebiet eines Transistors lateral beabstandet sind und wobei die Halbleiterlegierung eine Verformung in dem Kanalgebiet hevorruft; und selektives Einführen einer nicht-dotierenden Sorte in die Halbleiterlegierung, die auf einer Drainseite des Transistors angeordnet ist, um einen internen Verformungspegel der auf der Drainseite angeordneten Halbleiterlegierung zu verringern.

公开(公告)号：DE102008035816B4

公开(公告)日：2011-08-25

申请号：DE102008035816

申请日：2008-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HOENTSCHEL JAN ,  PAPAGEORGIOU VASSILIOS ,  HANNON BELINDA

IPC: H01L21/8238 ,  H01L27/092

Abstract: Verfahren mit: Bilden erster Aussparungen (203p) benachbart zu einer ersten Gateelektrodenstruktur (251) eines ersten Transistors (250p) und Bilden zweiter Aussparungen (203n) benachbart zu einer zweiten Gateelektrodenstruktur (251) eines zweiten Transistors (250n), wobei der erste und der zweite Transistor (250p, 250n) von unterschiedlicher Leitfähigkeitsart sind; Bilden eines Halbleitermaterials (253) in den ersten und zweiten Aussparungen (203p, 203n), wobei das Halbleitermaterial (253) eine erste Art Verformung besitzt; Erzeugen von Gitterschäden in dem Halbleitermaterial (253) selektiv in dem ersten Transistor (250p), um ein im Wesentlichen entspanntes Halbleitermaterial (253p) zu bilden; und Rekristallisieren des im Wesentlichen entspannten Halbleitermaterials (253p) in einem verformten Zustand, wobei der verformte Zustand einer zweiten Verformungsart entspricht, die entgegengesetzt zur ersten Art an Verformung ist.

公开(公告)号：DE102009031114A1

公开(公告)日：2011-01-05

申请号：DE102009031114

申请日：2009-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/283 ,  H01L27/12

Abstract: Der pn-Übergang einer Substratdiode in einem komplexen Halbleiterbauelement wird auf der Grundlage eines eingebetteten in situ n-dotierten Halbleitermaterials hergestellt, wodurch bessere Diodeneigenschaften geschaffen werden. Beispielsweise wird ein Silizium/Kohlenstoffhalbleitermaterial in einer Aussparung im Substratmaterial gebildet, wobei die Größe und die Form der Aussparung so gewählt wird, dass eine unerwünschte Wechselwirkung mit Metallsilizidmaterial vermieden wird.

公开(公告)号：DE102009023298A1

公开(公告)日：2010-12-02

申请号：DE102009023298

申请日：2009-05-29

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  PAPAGEORGIOU VASSILIOS

IPC: H01L21/336 ,  H01L27/092 ,  H01L29/78

Abstract: Das Leistungsverhalten von p-Kanaltransistoren kann auf der Grundlage einer eingebetteten verformungsinduzierenden Halbleiterlegierung verbessert werden, indem eine Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε in Verbindung mit einer metallenthaltenden Deckschicht hergestellt wird, so dass eine schmäler werdende Konfiguration für die Gateelektrodenstruktur erreicht wird. Folglich kann die verformungsinduzierende Halbleiterlegierung auf der Grundlage eines Seitenwandabstandshalters mit minimaler Dicke hergestellt werden, um das verformungsinduzierende Halbleitermaterial näher an einem zentralen Bereich des Kanalgebiets anzuordnen.