公开(公告)号：DE112012000233B4

公开(公告)日：2016-11-10

申请号：DE112012000233

申请日：2012-01-06

Applicant: GLOBALFOUNDRIES INC

Inventor： ABOU-KHALIL MICHAEL J ,  CHATTY KIRAN V ,  GAUTHIER ROBERT J ,  LI JUNJUN

IPC: H01L29/66

Abstract: Verfahren, aufweisend: Bilden einer gemeinsamen P-Wanne (12) auf einer vergrabenen Isolatorschicht (28b) eines Silicium-auf-Isolator-Wafers (28) in einer oberen Silicium-Dünnschicht des Silicium-auf-Isolator-Wafers (28c); und Bilden einer Vielzahl von gesteuerten Silicium-Gleichrichtern (10) in der gemeinsamen P-Wanne, so dass N+-Diffusionskathoden (20) von jedem aus der Vielzahl der gesteuerten Silicium-Gleichrichter durch die gemeinsame P-Wanne zusammengekoppelt werden, wobei das Bilden der Vielzahl der gesteuerten Silicium-Gleichrichter Folgendes enthält: Bilden von von der gemeinsamen P-Wanne umgebenen N-Wannen (14) in der oberen Silicium-Dünnschicht, so dass sich ein entsprechendes Paar der entsprechenden N+-Diffusionskathoden an gegenüberliegenden Seiten jeder N-Wanne befindet, wobei jede N-Wanne eine Vielzahl von P+-Diffusionsanoden (16) der jeden N-Wanne und einen N-Wannen-Kontakt (18) der jeden N-Wanne aufweist, Bilden von P-Wannen-Kontakten (22) in der gemeinsamen P-Wanne; und Bilden einer P+-Diffusionsstruktur (26) in der gemeinsamen P-Wanne, wobei die P+-Diffusionsstruktur jeden der P-Wannen-Kontakte verbindet, wobei die P+-Diffusionsstruktur jede N-Wanne und das entsprechende Paar der N+-Diffusionskathoden an den gegenüberliegenden Seiten der jeden N-Wanne umgibt.

公开(公告)号：DE102018211250A1

公开(公告)日：2019-05-02

申请号：DE102018211250

申请日：2018-07-09

Applicant: GLOBALFOUNDRIES INC

Inventor： YU MICKEY ,  LOISEAU ALAIN ,  MITRA SOUVICK ,  TSAI TSUNG-CHE ,  LI YOU ,  GAUTHIER ROBERT J

IPC: H01L27/085 ,  H01L21/334 ,  H01L21/8234 ,  H01L29/76

Abstract: Diodenstrukturen und Verfahren zum Fertigen von Diodenstrukturen. Es werden erste und zweite Gatestrukturen gebildet, wobei die zweite Gatestruktur zu der ersten Gatestruktur parallel angeordnet ist. Es werden erste und zweite Finnen gebildet, die sich vertikal von einer oberseitigen Oberfläche eines Substrats aus erstrecken. Die ersten und zweiten Finnen sind zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet. Mit der ersten Finne und der zweiten Finne ist eine Kontaktstruktur gekoppelt. Die Kontaktstruktur ist seitlich zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet.

公开(公告)号：DE112012001822B4

公开(公告)日：2020-11-12

申请号：DE112012001822

申请日：2012-06-01

Applicant: GLOBALFOUNDRIES INC

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GAUTHIER ROBERT J ,  GEBRESELASIE EPHREM G ,  PHELPS RICHARD A ,  SHI YUN ,  STRICKER ANDREAS

IPC: H01L21/332 ,  G06F30/00 ,  H01L21/311 ,  H01L21/314 ,  H01L21/8238 ,  H01L23/60 ,  H01L23/62 ,  H01L29/74 ,  H03K17/72

Abstract: Verfahren zum Modulieren eines Auslösestroms bei der Herstellung eines siliciumgesteuerten Gleichrichters, im Folgenden englisch abgekürzt als SCR bezeichnet, wobei das Verfahren aufweist:Ausüben einer ersten mechanischen Verspannung von einer ersten Verspannungsschicht auf einen ersten Bereich des SCR in einem Ausmaß, das zum Anpassen des Werts des elektrischen Widerstands des ersten Bereichs ausreicht, wobei der elektrische Widerstand des ersten Bereichs in Serie mit einer Diodenkette verbunden ist zum Bereitstellen eines Spannungsauslösenetzes, welches durch eine Auslösespannung und einen Auslösestrom für den SCR gekennzeichnet ist, und dadurch zum Modulieren des Auslösestroms des SCR,wobei die erste Verspannungsschicht aus einem dielektrischen Material besteht und der Verspannungszustand der verspannten dielektrischen Schicht durch Ändern der Abscheidebedingungen derselben gesteuert wird.