公开(公告)号：DE102008007003B4

公开(公告)日：2015-03-19

申请号：DE102008007003

申请日：2008-01-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  WIRBELEIT FRANK ,  MOWRY ANTHONY

IPC: H01L21/8238

Abstract: Verfahren mit: Bilden von tiefen Drain- und Sourcegebieten eines ersten Transistors; Ausheizen des ersten Transistors und eines zweiten Transistors, um einen im Wesentlichen kristallinen Zustand in dem tiefen Draingebiet und dem tiefen Sourcegebiet des ersten Transistors zu erzeugen; Einführen einer Implantationssorte, die eine nicht-dotierende Sorte umfasst, in den zweiten Transistor, um Gitterschäden benachbart zu einem Kanalgebiet des zweiten Transistors zu erzeugen; Bilden einer Deckschicht über dem ersten Transistor und dem zweiten Transistor nach dem Bilden der tiefen Drain- und Sourcegebiete des ersten Transistors; und Ausheizen des ersten und des zweiten Transistors in Anwesenheit der Deckschicht, um die Gitterschäden zu rekristallisieren und eine Verspannung in dem zweiten Transistor hervorzurufen.

公开(公告)号：DE102013214436A1

公开(公告)日：2015-02-19

申请号：DE102013214436

申请日：2013-07-24

Applicant: GLOBALFOUNDRIES INC

Inventor： THURMER DOMINIC ,  METZGER SVEN ,  PATZER JOACHIM ,  LENSKI MARKUS

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/425 ,  H01L21/8244 ,  H01L27/11 ,  H01L29/423 ,  H01L29/78

Abstract: Ein Verfahren umfasst ein Bereitstellen einer Halbleiterstruktur, die mindestens ein erstes Schaltkreiselement und mindestens ein zweites Schaltkreiselement umfasst. Das erste Schaltkreiselement enthält ein erstes Halbleitermaterial und das zweite Schaltkreiselement enthält ein zweites Halbleitermaterial. Es wird eine dielektrische Schicht, die eine intrinsische elastische Spannung aufweist, gebildet. Die dielektrische Schicht umfasst einen ersten Teil über dem mindestens einen ersten Schaltkreiselement und einen zweiten Teil über dem mindestens einen zweiten Schaltkreiselement. Es wird ein erster Wärmebehandlungsprozess durchgeführt. Bei dem ersten Wärmebehandlungsprozess wird zumindest in dem ersten Halbleitermaterial durch einen Spannungsgedächtniseffekt eine intrinsische elastische Spannung erzeugt. Nach dem ersten Wärmebehandlungsprozess wird der erste Teil der dielektrischen Schicht entfernt. Es wird eine Schicht aus einem Metall gebildet und ein zweiter Wärmebehandlungsprozess durchgeführt. Bei dem zweiten Wärmebehandlungsprozess reagieren das Metall und das erste Halbleitermaterial chemisch miteinander und bilden ein Silizid. Der zweite Teil der dielektrischen Schicht verhindert im Wesentlichen eine chemische Reaktion zwischen dem zweiten Halbleitermaterial und dem Metall.

公开(公告)号：DE102009031110B4

公开(公告)日：2013-06-20

申请号：DE102009031110

申请日：2009-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  RUTTLOFF KERSTIN ,  MAZUR MARTIN ,  SELIGER FRANK ,  OTTERBACH RALF

IPC: H01L21/8238

Abstract: Verfahren mit: Bilden einer ersten Gateelektrodenstruktur (210A) über einem ersten Halbleitergebiet (202A) eines Halbleiterbauelements (200) und einer zweiten Gateelektrodenstruktur (210B) über einem zweiten Halbleitergebiet (202B), wobei die erste und die zweite Gateelektrodenstruktur (210A, 210B) eine Gateisolationsschicht mit einem dielektrischen Material mit großem &egr;, ein Platzhaltermaterial (212) und eine auf dem Platzhaltermaterial (212) gebildete dielektrische Deckschicht (213, 213A, 213B) aufweisen; Bilden einer Abstandshalterschicht (203) über dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und über der ersten und der zweiten Gateelektrodenstruktur (210A, 210B); Bilden eines ersten Versatzabstandshalters (203A) an der ersten Gateelektrodenstruktur (210A) aus der Abstandshalterschicht (203), während die zweite Gateelektrodenstruktur (201B) und das zweite Halbleitergebiet (202B) von der Abstandshalterschicht (203) bedeckt bleiben; Bilden einer verformungsinduzierenden Halbleiterlegierung (204) in dem ersten Halbleitergebiet (202A) zur Induzierung einer Verformung in dem ersten Halbleitergebiet (202A) unter Anwendung des ersten Versatzabstandshalters (203A) zum Einstellen eines lateralen Abstands der verformungsinduzierenden Halbleiterlegierung (204) von der ersten Gateelektrodenstruktur (210A); Bilden einer Hartmaske, um zumindest das erste Halbleitergebiet (202A) und die erste Gateelektrodenstruktur (210A) abzudecken und um zumindest einen Teil der Abstandshalterschicht (203), der über dem zweiten Halbleitergebiet (210B) gebildet ist, freizulegen; und Bilden eines zweiten Versatzabstandshalters (203B) aus der Abstandshalterschicht (203) an der zweiten Gateelektrodenstruktur (210B) unter Anwendung der Hartmaske (220) als eine Ätzmaske; Bilden von Drain- und Sourcegebieten (252) in dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und Ersetzen des Platzhaltermaterials (212) der ersten und der zweiten Gateelektrodenstruktur (210A, 210B) durch ein leitendes Elektrodenmaterial nach dem Bilden der Drain- und Sourcegebiete (252).

公开(公告)号：DE102010063907A1

公开(公告)日：2012-06-28

申请号：DE102010063907

申请日：2010-12-22

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  THEES HANS-JUERGEN

IPC: H01L21/8234 ,  H01L21/265 ,  H01L21/283 ,  H01L21/311 ,  H01L27/088

Abstract: In komplexen Halbleiterbauelementen werden Metallgateelektrodenstrukturen mit großem &egr; in einer frühen Fertigungsphase mit besserer Integrität empfindlicher Materialien hergestellt, indem ein zusätzliches Beschichtungsmaterial nach dem selektiven Abscheiden eines verformungsinduzierenden Halbleitermaterials in ausgewählten aktiven Gebieten vorgesehen wird. Die dielektrischen Deckmaterialien der Gateelektrodenstrukturen können auf der Grundlage eines Prozessablaufes entfernt werden, der deutlich den Grad an Materialabtrag in Isolationsgebieten und aktiven Gebieten verringert, indem das Strukturieren und das Entfernen von Opferoxidabstandshaltern vermieden wird.

公开(公告)号：DE102009035438A1

公开(公告)日：2011-02-03

申请号：DE102009035438

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KAMMLER THORSTEN ,  RICHTER RALF ,  LENSKI MARKUS ,  GRASSHOFF GUNTER

IPC: H01L21/311 ,  H01L21/265 ,  H01L21/316

Abstract: Eine Abstandshalterstruktur in komplexen Halbleiterbauelementen wird auf der Grundlage eines dielektrischen Materials mit großem ε hergestellt, das für einen höheren Ätzwiderstand im Vergleich zu konventionell verwendeten Siliziumdioxidschichten sorgt. Folglich liefert eine geringere Dicke des Ätzstoppmaterials dennoch einen höheren Ätzwiderstand, wodurch negative Effekte verringert werden, etwa ein Dotierstoffverlust in Drain- und Sourceerweiterungsgebieten, das Erzeugen einer ausgeprägten Oberflächentopographie und dergleichen, wie sie typischerweise mit konventionellen Abstandshaltermaterialsystemen verknüpft sind.

公开(公告)号：DE102009023376A1

公开(公告)日：2010-12-02

申请号：DE102009023376

申请日：2009-05-29

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  HEMPEL KLAUS ,  SCHROEDER VIVIEN ,  BINDER ROBERT ,  METZGER JOACHIM

IPC: H01L21/336 ,  H01L27/088 ,  H01L29/78

Abstract: In einem Austauschgateansatz in komplexen Halbleiterbauelementen wird eine Tantalnitridätzstoppmaterialschicht effizient auf der Grundlage eines nasschemischen Ätzrezepts unter Anwendung von Ammoniumhydroxid entfernt. Folglich kann ein weiteres Material zur Austrittsarbeitseinstellung mit besserer Gleichmäßigkeit hergestellt werden, wobei auch die Effizienz der nachfolgenden Einstellung der Austrittsarbeit verbessert wird. Somit kann eine bessere Gleichmäßigkeit, d.h. eine weniger ausgeprägte Transistorvariabilität, auf der Grundlage eines Austauschgateansatzes erreicht werden, in welchem die Austrittsarbeit der Gateelektroden von p-Kanaltransistoren und n-Kanaltransistoren nach der Fertigstellung der grundlegenden Transistorstruktur eingestellt wird.

公开(公告)号：DE102010063907B4

公开(公告)日：2018-03-29

申请号：DE102010063907

申请日：2010-12-22

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  THEES HANS-JUERGEN

IPC: H01L21/8238 ,  H01L21/265 ,  H01L21/283 ,  H01L21/311

Abstract: Verfahren mit: Bilden eines verformungsinduzierenden Halbleitermaterials (251) in einem ersten aktiven Gebiet (202A) eines ersten Transistors (250A) in Anwesenheit einer ersten Gateelektrodenstruktur (260A), die auf dem ersten aktiven Gebiet (202A) ausgebildet ist, während ein zweites aktives Gebiet (202B) eines zweiten Transistors (250B) und eine zweite Gateelektrodenstruktur (260B), die darauf ausgebildet ist, mittels einer ersten Abstandshalterschicht (265S) abgedeckt sind, wobei die erste Gateelektrodenstruktur (260A) einen ersten Abstandshalter (265) und eine erste dielektrische Deckschicht (264A) aufweist und wobei die zweite Gateelektrodenstruktur (260B) eine zweite dielektrische Deckschicht (264B) aufweist; Bilden einer zweiten Abstandshalterschicht (275) über dem ersten und dem zweiten aktiven Gebiet (202A, 202B), nach dem Bilden des verformungsinduzierenden Halbleitermaterials (251); selektives Modifizieren (278) der zweiten dielektrischen Deckschicht (264B), um deren Ätzrate in einem nachfolgenden Ätzprozess zu erhöhen, wobei das Modifizieren (278) der zweiten dielektrischen Deckschicht (275) in Anwesenheit der ersten Abstandshalterschicht (265S) erfolgt; Entfernen (280) der ersten und der zweiten dielektrischen Deckschicht (264A, 264B); und Bilden von Drain- und Sourcegebieten (253) in dem ersten und dem zweiten aktiven Gebiet (202A, 202B).

公开(公告)号：DE102009035419B4

公开(公告)日：2018-03-08

申请号：DE102009035419

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  RICHTER RALF

IPC: H01L27/28 ,  H01L21/8238 ,  H01L51/40

Abstract: Verfahren mit: Bilden einer dielektrischen Materialschicht (110, 210) über einem ersten leitenden Gebiet (131, 231) eines integrierten Schaltungsbauelements, Bilden einer Öffnung (111, 211) in der dielektrischen Materialschicht (110, 210), wobei die Öffnung (111, 211) spezifizierte laterale Abmessungen und eine spezifizierte Tiefe aufweist und sich in Richtung des ersten leitenden Gebiets (131, 231) erstreckt; Anordnen eines oder mehrerer funktionaler Moleküle (120, 220) in der Öffnung, wobei jedes des einen oder der mehreren funktionalen Moleküle (120, 220) mindestens zwei unterschiedliche Zustände zum Repräsentieren mindestens eines Bits an Information besitzt, wobei eine Größe des einen oder der mehreren funktionalen Moleküle (120, 220) an die spezifizierten lateralen Abmessungen und/oder an die spezifizierte Tiefe angepasst ist und wobei die funktionalen Moleküle (120, 220) funktionsmäßig mit dem ersten leitenden Gebiet (131, 231) so verbunden sind, dass ein elektrisches Zugreifen auf das eine oder die mehreren funktionalen Moleküle (120, 220) in der Öffnung (111, 211) ermöglicht wird; und Bilden eines zweiten leitenden Gebiets (251), so dass dieses funktionsmäßig mit dem einen oder den mehreren funktionalen Molekülen (120, 220) verbunden ist, wobei das Anordnen des einen oder der mehreren funktionalen Moleküle (120, 220) in der Öffnung (111, 211) umfasst: Bilden eines Haftmaterials (141) an einer Unterseite der Öffnung (111, 211), und, wobei Bilden eines Haftmaterials (141) an der Unterseite der Öffnung (111, 211) umfasst: Aufbringen einer Lösung mit Mizellen (145, 245), die eine Anhäufung einer Haftmaterialsorte enthalten, wobei eine laterale Größe der Mizelle (145, 245) so gewählt wird, dass diese kleiner ist als zumindest die spezifizierten lateralen Abmessungen der Öffnung (111, 211), und weiterhin umfassend Bilden einer Ätzmaske (208) über der dielektrischen Materialschicht (110, 210) und Bilden der Öffnung (111, 211) auf der Grundlage der Ätzmaske (208), wobei die Lösung in Anwesenheit der Ätzmaske (208) aufgebracht wird.

公开(公告)号：DE102006019836B4

公开(公告)日：2016-09-01

申请号：DE102006019836

申请日：2006-04-28

Applicant: GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  BENTUM RALF VAN ,  PRUEFER EKKEHARD

IPC: H01L21/22 ,  H01L27/105

Abstract: Verfahren mit den nachfolgenden Schritten in der angegebenen Reihenfolge: Bilden dotierter Bereiche in einem siliziumenthaltenden Halbleitergebiet, das von einer dielektrischen Schicht bedeckt ist; Entfernen der dielektrischen Schicht; Bilden einer Opferbeschichtung auf dem siliziumenthaltenden Halbleitergebiet; Ausheizen des siliziumenthaltenden Halbleitergebiets, um Dotierstoffe zu aktivieren; Entfernen der Opferbeschichtung; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitergebiet, wobei Bilden einer Opferbeschichtung umfasst: Ausführen eines Schichtherstellungsprozesses unter Anwendung eines Oxidationsprozesses, der einen Oberflächenbereich des siliziumenthaltenden Halbleitergebiets verbraucht.

公开(公告)号：DE102007052220B4

公开(公告)日：2015-04-09

申请号：DE102007052220

申请日：2007-10-31

Applicant: GLOBALFOUNDRIES INC

Inventor： MOWRY ANTHONY ,  LENSKI MARKUS ,  KOERNER GUIDO ,  OTTERBACH RALF

IPC: H01L21/8234 ,  H01L27/092

Abstract: Verfahren zur Herstellung eines Halbleiterelements mit: Bilden einer ersten Gateelektrodenstruktur eines ersten Feldeffekttransistors über einem ersten Bauteilgebiet einer siliziumbasierten Schicht; Bilden einer zweiten Gateelektrodenstruktur eines zweiten Feldeffekttransistors, der ein p-Kanaltransistor ist, über einem zweiten Bauteilgebiet der siliziumbasierten Schicht; Bilden einer verformungsinduzierenden Halbleiterlegierung, die Silizium-Germanium, Silizium-Zinn oder Silizium-Germanium-Zinn aufweist, in dem zweiten Bauteilgebiet in einem Bereich, der einem zu bildenden Source- und Draingebiet des zweiten Feldeffekttransistors entspricht; Bilden einer ersten Implantationsmaske über dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet, wobei die erste Implantationsmaske das zweite Bauteilgebiet und die darauf gebildete zweite Gateelektrodenstruktur bedeckt und das erste Bauteilgebiet und die darauf gebildete erste Gateelektrodenstruktur freilässt; Ausführen eines ersten Implantationsprozesses auf der Grundlage einer ersten Parametereinstellung, um ein erstes Dotierstoffprofil lateral benachbart zu der ersten Gateelektrodenstruktur in dem ersten Bauteilgebiet zu erzeugen; Bilden einer zweiten Implantationsmaske über dem ersten und dem zweiten Bauteilgebiet, wobei die zweite Implantationsmaske das erste Bauteilgebiet bedeckt und das zweite Bauteilgebiet freilässt; Reduzieren einer lateralen Erstreckung der zweiten Gateelektrodenstruktur, indem die zweite Implantationsmaske als eine Ätzmaske verwendet wird; und Ausführen eines zweiten Implantationsprozesses mit der zweiten Implantationsmaske als Maske auf der Grundlage einer zweiten Parametereinstellung, um ein zweites Dotierstoffprofil in dem zweiten Bauteilgebiet lateral benachbart zu der zweiten Gateelektrodenstruktur zu erzeugen.