公开(公告)号：DE112011102518B4

公开(公告)日：2018-09-06

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK ,  PUTNAM CHRISTOPHER S

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Verfahren zur Herstellung eines Halbleitererzeugnisses, das aufweist:in einem ersten Abschnitt:Ausbilden von Grabenisolationsstrukturen mithilfe von Lithographie-, Ätz- und Abscheideprozessen in einer oberen Schicht eines Silicium-auf-Isolator-Substrats (SOI);zusammenhängend Ausbilden einer n-Wanne und einer p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden; undAusbilden einer n+-Zone und einer p+-Zone sowohl in der n-Wanne als auch in der p-Wanne mithilfe von Dotierstoffen und gleichzeitiges Blockieren von Abschnitten der n-Wanne und der p-Wanne mit Blöcken; undin einem zweiten Abschnitt angrenzend an den ersten Abschnitt:Ausbilden der Grabenisolationsstrukturen mithilfe derselben CMOS-Bearbeitungsschritte wie bei den Grabenisolationsstrukturen des ersten Abschnitts;Ausbilden der zusammenhängenden n-Wanne und p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden, mithilfe derselben CMOS-Bearbeitungsschritte wie bei der n-Wanne und der p-Wanne in dem ersten Abschnitt; undAusbilden einer einzigen n+-Zone in der n-Wanne und einer einzigen p+-Zone in der p-Wanne mithilfe derselben CMOS-Bearbeitungsschritte wie bei den n+-Zonen und den p+-Zonen des ersten Abschnitts, wobei Abschnitte der n-Wanne und der p-Wanne die einzige n+-Zone und die einzige p+-Zone trennen.

公开(公告)号：DE112011102518T5

公开(公告)日：2013-09-26

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  PUTNAM CHRISTOPHER S ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Es werden bidirektionale, in Serie gegeneinander geschaltete, gestapelte SCRs für Hochspannungs-Pin-ESD-Schutz, Verfahren zur Fertigung und Konstruktionsstrukturen bereitgestellt. Die Einheit beinhaltet einen symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten, gestapelten siliciumgesteuerten Gleichrichter (SCR). Eine Anode (10a) eines ersten der in Serie gegeneinander geschalteten, gestapelten SCRs (10) ist mit einem Eingang (30) verbunden. Eine Anode (20a) eines zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs (20) ist mit Masse (GND) verbunden. Kathoden (10b, 20b) des ersten und zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs sind miteinander verbunden. Jeder der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs beinhaltet ein Paar Dioden (D1, D2), die den Strom zu den Kathoden lenken, die beim Anlegen einer Spannung in Sperrrichtung vorgespannt werden und Elemente wirksam aus einem der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs deaktivieren, wohingegen die Dioden (D3, D4) eines weiteren der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs den Strom in dieselbe Richtung lenken wie die in Sperrrichtung vorgespannten Dioden.