公开(公告)号：EP1687851A4

公开(公告)日：2011-02-23

申请号：EP04810291

申请日：2004-11-04

Applicant: IBM

Inventor： BADAMI DINESH A ,  LEE TOM C ,  LI BAOZHEN ,  MATUSIEWICZ GERALD ,  MOTSIFF WILLIAM T ,  MUZZY CHRISTOPHER D ,  WATSON KIMBALL M ,  WYNNE JEAN E

IPC: H01L27/10 ,  H01L23/525 ,  H01L23/58 ,  H01L29/00

CPC classification number: H01L23/5258 ,  H01L23/525 ,  H01L23/5254 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：WO2005048304A3

公开(公告)日：2005-07-28

申请号：PCT/US2004036660

申请日：2004-11-04

Applicant: IBM ,  BADAMI DINESH A ,  LEE TOM C ,  LI BAOZHEN ,  MATUSIEWICZ GERALD ,  MOTSIFF WILLIAM T ,  MUZZY CHRISTOPHER D ,  WATSON KIMBALL M ,  WYNNE JEAN E

Inventor： BADAMI DINESH A ,  LEE TOM C ,  LI BAOZHEN ,  MATUSIEWICZ GERALD ,  MOTSIFF WILLIAM T ,  MUZZY CHRISTOPHER D ,  WATSON KIMBALL M ,  WYNNE JEAN E

IPC: H01L23/525 ,  H01L27/10 ,  H01L23/58 ,  H01L29/00

CPC classification number: H01L23/5258 ,  H01L23/525 ,  H01L23/5254 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method and structure for fabricating a laser fuse and a method for programming the laser fuse. The laser fuse includes a first dielectric layer having two vias filled with a first self-passivated electrically conducting material. A fuse link is on top of the first dielectric layer. The fuse link electrically connects the two vias and includes a second material having a characteristic of changing its electrical resistance after being exposed to a laser beam. Two mesas are over the fuse link and directly over the two vias. The two mesas each include a third self-passivated electrically conducting material. The laser fuse is programmed by directing a laser beam to the fuse link. The laser beam is controlled such that, in response to the impact of the laser beam upon the fuse link, the electrical resistance of the fuse link changes but the fuse link is not blown off. Such electrical resistance change is sensed and converted to digital signal.

Abstract translation: 用于制造激光熔丝的方法和结构以及用于编程激光熔丝的方法。 激光熔丝包括具有填充有第一自钝化导电材料的两个通孔的第一介电层。 熔丝连接在第一电介质层的顶部。 熔断体将两个通孔电连接并且包括具有在暴露于激光束之后改变其电阻的特性的第二材料。 两个台面位于熔丝链上方，直接穿过两个通孔。 两个台面各自包括第三自钝化导电材料。 激光熔丝通过将激光束引导到熔丝链来编程。 控制激光束，使得响应于激光束对熔丝链的影响，熔丝链的电阻改变，但熔丝链不会被吹掉。 这种电阻变化被检测并转换成数字信号。

公开(公告)号：WO2011002612A3

公开(公告)日：2011-03-10

申请号：PCT/US2010038934

申请日：2010-06-17

Applicant: IBM ,  ABOU-KHALIL MICHEL J ,  LEE TOM C ,  LI JUNJUN ,  GAUTHIER ROBERT J JR ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  LI JUNJUN ,  GAUTHIER ROBERT J JR ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK

IPC: H01L21/82 ,  H01L27/02

CPC classification number: G11C17/16 ,  G11C11/5692 ,  H01L23/5252 ,  H01L23/5256 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/14 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Disclosed are embodiments of an e-fuse programming/re-programming circuit. In one embodiment, the e-fuse (150) has two short high atomic diffusion resistance conductor layers (110, 130) positioned on opposite sides (121, 122) and at a same end (123) of a long low atomic diffusion resistance conductor layer (120). A voltage source (170) is used to vary the polarity and, optionally, the magnitude of voltage applied to the terminals (first terminal = 170/161/110; second terminal = 170/162/130; third terminal = 170/163/proximate end 123 of conductor layer 120; and, fourth terminal = 170/164/distal end 124 of conductor layer 120) in order to control bi-directional flow of electrons within the long conductor layer and, thereby formation of opens and/or shorts at the long conductor layer-short conductor layer interfaces (125, 126). The formation of such opens and/or shorts can be used to achieve different programming states (11, 01, 10, 00). Other circuit structure embodiments incorporate e-fuses (650) with additional conductor layers and additional terminals so as to allow for even more programming states. Also disclosed are embodiments of associated e-fuse programming and re-programming methods.

Abstract translation: 公开了电子熔丝编程/重新编程电路的实施例。 在一个实施例中，电子熔丝（150）具有两个短的高原子扩散电阻导体层（110,130），其位于长的低原子扩散电阻导体（110,130）的相对侧（121,122）上和同一端（123） 层（120）。 使用电压源（170）来改变施加到端子（第一端= 170/161/110;第二端= 170/162/130;第三端= 170/163 / 以控制导体层120的近端123;以及导体层120的第四端子= 170/164 /远端124），以便控制长导体层内电子的双向流动，从而形成开路和/或短路 在长导体层 - 短导体层界面（125,126）处。 这种开路和/或短路的形成可以用来实现不同的编程状态（11,01,10,00）。 其他电路结构实施例将e熔丝（650）与额外的导体层和额外的端子结合，以允许更多的编程状态。 还公开了相关联的电子熔丝编程和重新编程方法的实施例。

公开(公告)号：WO2009117255A3

公开(公告)日：2009-12-30

申请号：PCT/US2009036091

申请日：2009-03-05

Applicant: IBM ,  CHAPPLE-SOKOL JONATHAN D ,  DELIBAC DANIEL A ,  ZHONG-XIANG HE ,  LEE TOM C ,  MURPHY WILLIAM J ,  SULLIVAN TIMOTHY D ,  THOMAS DAVID C ,  VANSLETTE DANIEL S

Inventor： CHAPPLE-SOKOL JONATHAN D ,  DELIBAC DANIEL A ,  ZHONG-XIANG HE ,  LEE TOM C ,  MURPHY WILLIAM J ,  SULLIVAN TIMOTHY D ,  THOMAS DAVID C ,  VANSLETTE DANIEL S

IPC: H01L21/4763

CPC classification number: H01L23/53223 ,  H01L23/5329 ,  H01L2221/1078 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An underlying interconnect level containing underlying W vias embedded in a dielectric material layer are formed on a semiconductor substrate. A metallic layer stack (360L, Figure 5) comprising, from bottom to top, a low-oxygen-reactivity metal layer (10), a bottom transition metal layer (20), a bottom transition metal nitride layer (30), an aluminum-copper layer (40), an optional top transition metal layer (50), and a top transition metal nitride layer (60). The metallic layer stack is lithographically patterned to form at least one aluminum-based metal line, which constitutes a metal interconnect structure. The low-oxygen- reactivity metal layer enhances electromigration resistance of the at least one aluminum-based metal line since formation of compound between the bottom transition metal layer and the dielectric material layer is prevented by the low-oxygen-reactivity metal layer, which does not interact with the dielectric material layer.

Abstract translation: 在半导体衬底上形成包含埋在电介质材料层中的底层W通孔的底层互连层。 从底部到顶部包含低氧反应性金属层（10），底部过渡金属层（20），底部过渡金属氮化物层（30），铝合金（30）的金属层堆叠（360L，图5） （40），可选的顶部过渡金属层（50）和顶部过渡金属氮化物层（60）。 金属层堆叠被光刻图案化以形成至少一个构成金属互连结构的铝基金属线。 低氧反应性金属层由于通过低氧反应性金属层防止了底部过渡金属层和介电材料层之间的化合物的形成，从而提高了至少一种铝基金属线的电迁移率 不与介电材料层相互作用。

公开(公告)号：GB2483612A

公开(公告)日：2012-03-14

申请号：GB201200546

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  GAUTHIER JR ROBERT J ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK ,  LI JUNJUN

IPC: H01L21/82 ,  H01L27/02

Abstract: Disclosed are embodiments of an e-fuse programming/re-programming circuit. In one embodiment, the e-fuse (150) has two short high atomic diffusion resistance conductor layers (110, 130) positioned on opposite sides (121, 122) and at a same end (123) of a long low atomic diffusion resistance conductor layer (120). A voltage source (170) is used to vary the polarity and, optionally, the magnitude of voltage applied to the terminals (first terminal = 170/161/110; second terminal = 170/162/130; third terminal = 170/163/proximate end 123 of conductor layer 120; and, fourth terminal = 170/164/distal end 124 of conductor layer 120) in order to control bi-directional flow of electrons within the long conductor layer and, thereby formation of opens and/or shorts at the long conductor layer-short conductor layer interfaces (125, 126). The formation of such opens and/or shorts can be used to achieve different programming states (11, 01, 10, 00). Other circuit structure embodiments incorporate e-fuses (650) with additional conductor layers and additional terminals so as to allow for even more programming states. Also disclosed are embodiments of associated e-fuse programming and re-programming methods.

公开(公告)号：GB2505775A

公开(公告)日：2014-03-12

申请号：GB201314519

申请日：2012-01-20

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  GAUTHIER JR ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  SOUVICK MITRA ,  PUTNAM CHRISTOPHER S

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/861

Abstract: Device structures with a reduced junction area in an SOI process, methods of making the device structures, and design structures for a lateral diode (56). The device structure includes one or more dielectric regions (20a, 20b, 20c), such as STI regions, positioned in the device region (18) and intersecting the p-n junction (52, 54) between an anode (40, 42) and cathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b). The dielectric regions, which may be formed using shallow trench isolation techniques, function to reduce the width of a p-n junction with respect to the width area of the cathode at a location spaced laterally from the p-n junction and the anode. The width difference and presence of the dielectric regions creates an asymmetrical diode structure. The volume of the device region occupied by the dielectric regions is minimized to preserve the volume of the cathode and anode.

公开(公告)号：DE112012000264T5

公开(公告)日：2013-10-02

申请号：DE112012000264

申请日：2012-01-20

Applicant: IBM

Inventor： PUTNAM CHRISTOPHER S ,  LI JUNJUN ,  ABOU-KHALIL MICHAEL J ,  GAUTHIER ROBERT J JR ,  LEE TOM C ,  SOUVICK MITRA

IPC: H01L21/84 ,  H01L21/8249 ,  H01L23/60 ,  H01L27/12

Abstract: Einheitenstrukturen mit einer verringerten Übergangsfläche in einem SOI-Prozess, Verfahren zum Fertigen der Einheitenstrukturen und Konstruktionsstrukturen für eine Lateraldiode (56). Die Einheitenstruktur beinhaltet einen oder mehrere dielektrische Bereiche (20a, 20b, 20c) wie zum Beispiel STI-Bereiche, die in dem Einheitenbereich (18) positioniert sind und sich mit dem p-n-Übergang (52, 54) zwischen einer Anode (40, 42) und einer Kathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b) überschneiden. Die dielektrischen Bereiche, die mithilfe von Techniken für flache Grabenisolationen ausgebildet werden können, dienen dazu, die Breite eines p-n-Übergangs im Hinblick auf die Breitenfläche der Kathode an einer Position zu verringern, die seitlich von dem p-n-Übergang und der Anode beabstandet ist. Der Breitenunterschied und das Vorhandensein der dielektrischen Bereiche erzeugt eine asymmetrische Diodenstruktur. Das Volumen des Einheitenbereichs, das durch die dielektrischen Bereiche eingenommen wird, wird so weit wie möglich verringert, um das Volumen der Kathode und der Anode zu erhalten.

公开(公告)号：DE112011102518T5

公开(公告)日：2013-09-26

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  PUTNAM CHRISTOPHER S ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Es werden bidirektionale, in Serie gegeneinander geschaltete, gestapelte SCRs für Hochspannungs-Pin-ESD-Schutz, Verfahren zur Fertigung und Konstruktionsstrukturen bereitgestellt. Die Einheit beinhaltet einen symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten, gestapelten siliciumgesteuerten Gleichrichter (SCR). Eine Anode (10a) eines ersten der in Serie gegeneinander geschalteten, gestapelten SCRs (10) ist mit einem Eingang (30) verbunden. Eine Anode (20a) eines zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs (20) ist mit Masse (GND) verbunden. Kathoden (10b, 20b) des ersten und zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs sind miteinander verbunden. Jeder der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs beinhaltet ein Paar Dioden (D1, D2), die den Strom zu den Kathoden lenken, die beim Anlegen einer Spannung in Sperrrichtung vorgespannt werden und Elemente wirksam aus einem der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs deaktivieren, wohingegen die Dioden (D3, D4) eines weiteren der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs den Strom in dieselbe Richtung lenken wie die in Sperrrichtung vorgespannten Dioden.

公开(公告)号：GB2512783A

公开(公告)日：2014-10-08

申请号：GB201412764

申请日：2013-01-03

Applicant: IBM

Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XIANG ,  LEE TOM C ,  LIU XIAO HU

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

Abstract: Methods for fabricating a back-end-of-line (BEOL) wiring structure, BEOL wiring structures (10), and design structures for a BEOL wiring structure. The BEOL wiring may be fabricated by forming a first wire (44, 45) in a dielectric layer (18) and annealing the first wire in an oxygen- free atmosphere. After the first wire is annealed, a second wire (60, 61) is formed in vertical alignment with the first wire. A final passivation layer (74), which is comprised of an organic material such as polyimide, is formed that covers an entirety of a sidewall of the second wire.

公开(公告)号：DE112013000373T5

公开(公告)日：2014-08-28

申请号：DE112013000373

申请日：2013-01-03

Applicant: IBM

Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XIANG ,  LEE TOM C ,  LIU XIAO H

IPC: H01L21/00

Abstract: Verfahren zum Herstellen einer Back-End-of-Line(BEOL)-Verdrahtungsstruktur, BEOL-Verdrahtungsstrukturen (10) sowie Entwurfsstrukturen für eine BEOL-Verdrahtungsstruktur. Die BEOL-Verdrahtungsstruktur kann mittels Bilden eines ersten Drahtes (44, 45) in einer dielektrischen Schicht (18) und Wärmebehandeln des ersten Drahtes in einer sauerstofffreien Umgebung hergestellt werden. Nach der Wärmebehandlung des ersten Drahtes wird ein zweiter Draht (60, 61) in vertikaler Ausrichtung zu dem ersten Draht gebildet. Es wird eine abschließende Passivierungsschicht (74) gebildet, die aus einem organischen Material wie beispielsweise Polyimid besteht, welche eine Gesamtheit einer Seitenwand des zweiten Drahtes bedeckt.