公开(公告)号：DE112018002294T5

公开(公告)日：2020-02-13

申请号：DE112018002294

申请日：2018-04-13

Applicant: IBM

Inventor： BAO RUQIANG ,  LEE CHOONGHYUN ,  XU ZHENG ,  BI ZHENXING

IPC: H01L21/336

Abstract: Halbleitereinheiten und Verfahren zur Bildung davon weisen ein Bilden vertikaler Halbleiterkanäle auf einer unteren Source/Drain-Schicht in einem Bereich eines ersten Typs und einem Bereich eines zweiten Typs auf. Eine Gate-Dielektrikumschicht wird auf Seitenwänden der vertikalen Halbleiterkanäle gebildet. Eine Austrittsarbeitsschicht eines ersten Typs wird in dem Bereich eines ersten Typs gebildet. Eine Austrittsarbeitsschicht eines zweiten Typs wird sowohl in dem Bereich eines ersten Typs als auch in dem Bereich eines zweiten Typs gebildet. Eine Dickenausgleichsschicht wird in dem Bereich eines zweiten Typs gebildet, so dass ein Schichtstapel in dem Bereich eines ersten Typs eine gleiche Dicke wie ein Schichtstapel in dem Bereich eines zweiten Typs aufweist. Auf einem oberen Teil der vertikalen Kanäle werden obere Source/Drain-Bereiche gebildet.

公开(公告)号：DE112018000201T5

公开(公告)日：2019-08-14

申请号：DE112018000201

申请日：2018-01-17

Applicant: IBM

Inventor： MEHTA SANJAY ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  BI ZHENXING ,  DEVARAJAN THAMARAI ,  SANKARAPANDIAN MUTHUMANICKAM

IPC: H01L21/28

Abstract: Ein Vertikaltransport-Finnen-Feldeffekttransistor (VT-FinFET), umfassend eine oder mehrere vertikale Finnen auf einer Fläche eines Substrats, eine L-förmige oder U-förmige Abstandhalterwanne auf dem Substrat in Nachbarschaft zu mindestens einer der einen oder der mehreren vertikalen Finnen und eine Gate-Dielektrikumsschicht auf den Seitenwänden der mindestens einen der einen oder der mehreren vertikalen Finnen und der L-förmigen oder U-förmigen Abstandhalterwanne.