公开(公告)号：EP1841558A4

公开(公告)日：2012-04-04

申请号：EP05852628

申请日：2005-12-02

Applicant: IBM

Inventor： ANDRICACOS PANAYOTIS C ,  CANAPERI DONALD F ,  COOPER ENAMUEL I ,  COTTE JOHN M ,  DELIGIANNI HARIKLIA ,  ECONOMIKOS LAERTIS ,  EDELSTEIN DANIEL C ,  FRANZ SILVIA ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  KRISHNAN MAHADEVAIYER ,  MANSSON ANDREW P ,  WALTON ERICK G ,  WEST ALAN C

IPC: B23H3/00 ,  B23H5/08

CPC classification number: C25F3/02 ,  B23H5/08 ,  C09G1/04 ,  H01L21/32125

公开(公告)号：EP2022085A4

公开(公告)日：2011-08-03

申请号：EP07755161

申请日：2007-04-10

Applicant: IBM

Inventor： FANG SUNFEI ,  KNARR RANDOLPH F ,  KRISHNAN MAHADEVAIYER ,  LAVOIE CHRISTIAN ,  MO RENEE T ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  STRANE JAY W

IPC: H01L21/285 ,  H01L21/3213

CPC classification number: H01L21/28518 ,  C23F1/28 ,  C23F1/30 ,  C23F1/44

公开(公告)号：DE112018000201T5

公开(公告)日：2019-08-14

申请号：DE112018000201

申请日：2018-01-17

Applicant: IBM

Inventor： MEHTA SANJAY ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  BI ZHENXING ,  DEVARAJAN THAMARAI ,  SANKARAPANDIAN MUTHUMANICKAM

IPC: H01L21/28

Abstract: Ein Vertikaltransport-Finnen-Feldeffekttransistor (VT-FinFET), umfassend eine oder mehrere vertikale Finnen auf einer Fläche eines Substrats, eine L-förmige oder U-förmige Abstandhalterwanne auf dem Substrat in Nachbarschaft zu mindestens einer der einen oder der mehreren vertikalen Finnen und eine Gate-Dielektrikumsschicht auf den Seitenwänden der mindestens einen der einen oder der mehreren vertikalen Finnen und der L-förmigen oder U-förmigen Abstandhalterwanne.

公开(公告)号：GB2516395B

公开(公告)日：2016-03-30

申请号：GB201420180

申请日：2013-03-29

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  SLEIGHT JEFFREY

IPC: H01L21/8234

Abstract: Embodiments of the present invention provide a method of preventing electrical shorting of adjacent semiconductor devices. The method includes forming a plurality of fins of a plurality of field-effect-transistors on a substrate; forming at least one barrier structure between a first and a second fin of the plurality of fins; and growing an epitaxial film from the plurality of fins, the epitaxial film extending horizontally from sidewalls of at least the first and second fins and reaching the barrier structure situating between the first and second fins.

公开(公告)号：DE112018002948T5

公开(公告)日：2020-04-02

申请号：DE112018002948

申请日：2018-07-16

Applicant: GLOBALFOUNDRIES INC ,  IBM ,  SAMSUNG ELECTRONICS CO LTD

Inventor： FAN SU CHEN ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  GREENE ANDREW ,  XIE RUILONG ,  RAYMOND MARK VICTOR ,  LIAN SEAN

IPC: H01L21/8238

Abstract: Es werden Techniken zum Bilden von selbstausgerichteten Kontakten durch Bilden von Gate-Seitenwand-Abstandshaltern und Gates vor einem Bilden der Kontakte bereitgestellt, wobei bei einem Aspekt ein Verfahren zum Bilden von selbstausgerichteten Kontakten die Schritte beinhaltet: Bilden von mehreren Gate-Seitenwand-Abstandshaltern auf einem Substrat; Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum; Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates in den Gate-Gräben; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; sowie Bilden der selbstausgerichteten Kontakte in den Kontaktgräben. Außerdem wird eine Struktur einer Einheit bereitgestellt, die selbstausgerichtete Kontakte aufweist.

公开(公告)号：GB2516395A

公开(公告)日：2015-01-21

申请号：GB201420180

申请日：2013-03-29

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  SLEIGHT JEFFREY

IPC: H01L21/8234

Abstract: Embodiments of the present invention provide a method of preventing electrical shorting of adjacent semiconductor devices. The method includes forming a plurality of fins (101-104) of a plurality of field-effect-transistors on a substrate (109); forming at least one barrier structure (162) between a first (102) and a second (103) fin of the plurality of fins; and growing an epitaxial film (181-188) from the plurality of fins, the epitaxial film extending horizontally from sidewalls of at least the first and second fins and reaching the barrier structure situating between the first and second fins.

公开(公告)号：DE112022005536B4

公开(公告)日：2025-03-06

申请号：DE112022005536

申请日：2022-11-22

Applicant: IBM

Inventor： XIE RUILONG ,  CHOI KISIK ,  GHOSH SOMNATH ,  MUKESH SAGARIKA ,  CHU ALBERT ,  YOUNG ALBERT ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  BU HUIMING ,  ZHAO KAI ,  ARNOLD JOHN CHRISTOPHER ,  ANDERSON BRENT ,  GUO DECHAO

IPC: H01L23/528 ,  H01L21/768 ,  H10D84/83 ,  H10D84/85

Abstract: Einheit (400), aufweisend:eine erste Verbindungsstruktur (470);eine zweite Verbindungsstruktur (490);eine erste Zelle (C1), welche einen ersten Transistor (420-2; 420-3) aufweist;eine zweite Zelle (C2; C3), welche einen zweiten Transistor (420-1; 420-4) aufweist, wobei der erste und der zweite Transistor (420-2, 420-1; 420-3, 420-4) ein Gabelblatt-Feldeffekttransistor-Paar mit einer dielektrischen Wand (417) umfassen, die zwischen dem ersten und dem zweiten Transistor angeordnet ist, wobei eine Breite der dielektrischen Wand einen Abstand von Zelle zu Zelle zwischen der ersten und der zweiten Zelle definiert;einen ersten Kontakt (460; 461), welcher ein Source/Drain-Element (422; 424) des ersten Transistors mit der ersten Verbindungsstruktur verbindet; undeinen zweiten Kontakt (481; 482), welcher ein Source/Drain-Element (422; 424) des zweiten Transistors mit der zweiten Verbindungsstruktur verbindet;wobei die erste Zelle in Nachbarschaft zu der zweiten Zelle angeordnet ist, wobei der erste Transistor in Nachbarschaft zu dem zweiten Transistor angeordnet ist; undwobei die erste und die zweite Zelle zwischen der ersten und der zweiten Verbindungsstruktur angeordnet sind.

公开(公告)号：DE112018002948B4

公开(公告)日：2023-01-12

申请号：DE112018002948

申请日：2018-07-16

Applicant: GLOBALFOUNDRIES INC ,  IBM ,  SAMSUNG ELECTRONICS CO LTD

Inventor： FAN SU CHEN ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  GREENE ANDREW ,  XIE RUILONG ,  RAYMOND MARK VICTOR ,  LIAN SEAN

IPC: H01L21/8234

Abstract: Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist:Bilden einer Schicht (104) aus einem Abstandshaltermaterial auf einem Substrat (102);Strukturieren der Schicht aus einem Abstandshaltermaterial unter Verwendung eines Seitenwand-Bild-Transfer (SIT), um mehrere Gate-Seitenwand-Abstandshalter (104a) auf dem Substrat (102) zu bilden;Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602);Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden;Bilden der Gates (1002) in den Gate-Gräben;Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; undBilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.

公开(公告)号：DE112013001404T5

公开(公告)日：2014-12-11

申请号：DE112013001404

申请日：2013-03-29

Applicant: IBM

Inventor： GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  CHANG JOSEPHINE ,  SLEIGHT JEFFREY WILLIAM

IPC: H01L21/336 ,  H01L21/76 ,  H01L29/78

Abstract: Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zum Verhindern eines elektrischen Kurzschließens von benachbarten Halbleitereinheiten bereit. Das Verfahren beinhaltet ein Bilden einer Mehrzahl von Fins (101 bis 104) einer Mehrzahl von Feldeffekttransistoren auf einem Substrat (109); ein Bilden von wenigstens einer Barrierenstruktur (162) zwischen einem ersten (102) und einem zweiten (103) Fin der Mehrzahl von Fins; sowie ein Aufwachsen einer epitaxialen Dünnschicht (181 bis 188) aus der Mehrzahl von Fins, wobei sich die epitaxiale Dünnschicht horizontal von Seitenwänden von wenigstens dem ersten und dem zweiten Fin aus erstreckt und die Barrierenstruktur erreicht, die sich zwischen dem ersten und dem zweiten Fin befindet.