公开(公告)号：DE112020003371T5

公开(公告)日：2022-05-12

申请号：DE112020003371

申请日：2020-07-17

Applicant: IBM

Inventor： BURR GEOFFREY

IPC: G06N3/08 ,  G06N3/06

Abstract: Ein computerumgesetztes Verfahren zum Unterdrücken von Ausreißerdrift einer Phasenwechsel-Speichereinheit (PCM-Einheit) enthält ein Programmieren eines Leitwerts der PCM-Einheit durch eine Steuereinheit, wobei das Programmieren ein Konfigurieren des Leitwerts der PCM-Einheit auf einen ersten Leitwert zu einem ersten Zeitpunkt enthält, wobei der erste Zeitpunkt ein Programmierzeitpunkt ist. Das Programmieren enthält ferner ein Bestimmen zu einem ersten Vorkompensationszeitpunkt, dass sich der Leitwert der PCM-Einheit auf einen zweiten Leitwert geändert hat, der sich von einem Zielleitwert um nicht mehr als einen vorbestimmten Schwellenwert unterscheidet. Ferner enthält das Programmieren auf Grundlage der vorstehenden Bestimmung, ein Umprogrammieren der PCM-Einheit auf den ersten Leitwert zu einem zweiten Zeitpunkt, einschließlich erneutes Messen der Vorkompensation, aber zu einem zweiten Vorkompensationszeitpunkt.

公开(公告)号：AU2021281628A1

公开(公告)日：2022-11-10

申请号：AU2021281628

申请日：2021-05-13

Applicant: IBM

Inventor： TSAI HSINYU ,  BURR GEOFFREY ,  NARAYANAN PRITISH

IPC: G06N3/063

Abstract: Implementing a convolutional neural network (CNN) includes configuring a crosspoint array to implement a convolution layer in the CNN. Convolution kernels of the layer are stored in crosspoint devices of the array. Computations for the CNN are performed by iterating a set of operations for a predetermined number of times. The operations include transmitting voltage pulses corresponding to a subpart of a vector of input data to the crosspoint array. The voltage pulses generate electric currents that are representative of performing multiplication operations at the crosspoint device based on weight values stored at the crosspoint devices. A set of integrators accumulates an electric charge based on the output electric currents from the respective crosspoint devices. The crosspoint array outputs the accumulated charge after iterating for the predetermined number of times. The accumulated charge represents a multiply-add result of the vector of input data and the one or more convolution kernels.

公开(公告)号：DE112018004992T5

公开(公告)日：2020-06-10

申请号：DE112018004992

申请日：2018-11-19

Applicant: IBM

Inventor： BURR GEOFFREY

IPC: G06N3/02

Abstract: Bei künstlichen neuronalen Netzen (KNN) handelt es sich um ein Modell der verteilten Datenverarbeitung, bei dem Berechnungen mit vielen als Neuronen bezeichneten einfachen Verarbeitungseinheiten ausgeführt werden, wobei Daten durch die als Synapsen bezeichneten Verbindungen zwischen Neuronen und durch die Stärke dieser Verbindungen, den synaptischen Gewichten, verkörpert sind. Eine vielversprechende Realisierungsform von KNN nutzt die Leitfähigkeit von nicht flüchtigen Speicherelementen (NVM-Elementen) (NVM = non-volatile memory), um das synaptische Gewicht zu registrieren, wobei der wichtige Multiplizieren-Kumulieren-Schritt an Ort und Stelle durchgeführt wird, d.h. an den Daten. Bei dieser Anwendung führen die nicht idealen Verhältnisse beim Reaktionsverhalten des NVM wie zum Beispiel Nichtlinearität, Sättigung, Stochastizität und Asymmetrie bei der Reaktion auf Programmierimpulse im Vergleich zur Realisierungsform eines idealen Netzes zu verringerter Netzleistung. Es wird ein Verfahren gezeigt, das die Leistung verbessert, indem in regelmäßigen Zeitabständen die Polarität vorzeichenbehafteter analoger Leitfähigkeitspaare mit geringerer Bedeutung innerhalb synaptischer Gewichte invertiert wird, die über mehrere Leitfähigkeitspaare unterschiedlicher Bedeutung hinweg verteilt sind, nachdem eine Übertragung von Gewichtsinformationen von vorzeichenbehafteten analogen Leitfähigkeitspaaren mit geringerer Bedeutung zu analogen Leitfähigkeitspaaren mit höherer Bedeutung erfolgte.

公开(公告)号：DE112020003463T5

公开(公告)日：2022-04-14

申请号：DE112020003463

申请日：2020-07-17

Applicant: IBM

Inventor： BURR GEOFFREY

IPC: G06N3/063

Abstract: Beschrieben werden Schaltungen für neuronale Netze, die frühzeitige Integration vor einer ADC bereitstellen. Komparatoren sind so ausgelegt, dass sie eine aus einer ersten Synapsenanordnung ausgegebene Mehrzahl von Analogspannungen mit einem vorgegebenen Schwellenwert vergleichen, um einen Bitvektor zu erzeugen, der anzeigt, ob die Mehrzahl von Analogspannungen den vorgegebenen Schwellenwert überschreitet, und den Bitvektor über ein Netzwerk übertragen. Mindestens ein ADC ist so konfiguriert, dass er die Mehrzahl von Analogspannungen in einen Digitalwertevektor umwandelt und den Digitalwertevektor über das Netzwerk überträgt. Mindestens ein Modulator ist so konfiguriert, dass er den Bitvektor aus dem Netzwerk empfängt, auf Grundlage des Bitvektors Impulse an jeden einer Mehrzahl von Eingangsdrähten einer zweiten Synapsenanordnung bereitstellt, den Digitalwertevektor aus dem Netzwerk empfängt und auf Grundlage des Digitalwertevektors Impulse an jeden der Mehrzahl von Eingangsdrähten bereitstellt.

公开(公告)号：DE112018002950T5

公开(公告)日：2020-04-02

申请号：DE112018002950

申请日：2018-06-27

Applicant: IBM

Inventor： BURR GEOFFREY

IPC: G06N3/08

Abstract: Bei künstlichen neuronalen Netzen (KNN) handelt es sich um ein verteiltes Datenverarbeitungsmodell, bei dem die Berechnung mit zahlreichen einfachen Verarbeitungseinheiten, sogenannten Neuronen, mit Daten, die durch die Verbindungen zwischen Neuronen dargestellt werden, sogenannten Synapsen, und durch die Stärke dieser Verbindungen, den synaptischen Gewichten, durchgeführt wird. Bei einer interessanten Implementierung von KNN wird der Leitwert von nichtflüchtigen Speicherelementen (NVM-Elementen) verwendet, um das synaptische Gewicht aufzuzeichnen, wobei der wichtige Schritt der Multiplikation und Akkumulation an Ort und Stelle an den Daten durchgeführt wird. In dieser Anwendung führen die nichtidealen Zustände im Hinblick auf die Reaktion des NVM wie Nichtlinearität, Sättigung, Stochastik und Asymmetrie als Reaktion auf Programmierimpulse zu einer verminderten Netzleistung im Vergleich zu einer idealen Netzimplementierung. Es wird ein Verfahren gezeigt, das die Leistung verbessert, indem es das synaptische Gewicht auf mehrere Leitwerte von unterschiedlicher Wertigkeit verteilt und Übertragschritte zwischen niedrigerwertigen, mit einem Vorzeichen versehenen, analogen Leitwertpaaren und höherwertigen analogen Leitwertpaaren implementiert.

公开(公告)号：DE112023002938T5

公开(公告)日：2025-05-15

申请号：DE112023002938

申请日：2023-09-05

Applicant: IBM

Inventor： SENAPATI BISWANATH ,  MUNETOH SEIJI ,  LANZILLO NICHOLAS ANTHONY ,  CLEVENGER LAWRENCE A ,  BURR GEOFFREY ,  HOSOKAWA KOHJI

IPC: H10B63/10 ,  H01L21/768 ,  H01L23/52

Abstract: Eine IC-Speichereinheit enthält ein Substrat und ein Array von Speicherzellen auf dem Substrat. Jede Speicherzelle enthält wenigstens einen Speicherzellentransistor in einer Schicht der Einheit benachbart zu dem Substrat. In der gleichen Schicht enthält die Einheit ferner eine Mehrzahl von Nebenschlusstransistoren. Die Einheit enthält ferner eine vergrabene Metall-Signalschiene, die zwischen dem Array von Speicherzellen und der Mehrzahl von Nebenschlusstransistoren in einer vergrabenen Schicht angeordnet ist, die unter den Transistoren in dem Substrat eingebettet ist. Die Einheit enthält ferner Einzelschicht-Durchkontaktierungen, die in der gleichen Schicht wie die Transistoren angeordnet sind und die Speicherzellentransistoren durch die vergrabene Metall-Signalschiene elektrisch mit den Nebenschlusstransistoren verbinden.

公开(公告)号：DE112020000929T5

公开(公告)日：2021-11-25

申请号：DE112020000929

申请日：2020-04-07

Applicant: IBM

Inventor： GALI ESTEBAN AMBROGIO ,  BURR GEOFFREY ,  MACKIN CHARLES ,  TSAI SIDNEY ,  NARAYANAN PRITISH

IPC: G06N3/063

Abstract: Ein durch einen Computer implementiertes Verfahren umfasst Aktualisieren von Gewichtswerten, die analogen Synapsen in einer Kreuzschienen-Anordnung zugehörig sind, die ein künstliches neuronales Netzwerk implementiert, indem eine Impulsfolge an die analogen Synapsen gesendet wird. Jede analoge Synapse enthält eine Leitwerteinheit, wobei ein Gewichtswert der analogen Synapse auf einem Leitwert der Leitwerteinheit beruht. Die Impulsfolge ändert den Leitwert. Das Verfahren umfasst weiterhin Vergleichen der Gewichtswerte der analogen Synapsen mit Zielgewichtswerten, die den analogen Synapsen zugehörig sind, und Auswählen eines Satzes analoger Synapsen auf der Grundlage des Vergleichs. Das Verfahren umfasst weiterhin Aktualisieren der Gewichtswerte der ausgewählten analogen Synapsen durch Senden eines Satzes elektrischer Impulse von unterschiedlicher Dauer.

公开(公告)号：DE102008008679A1

公开(公告)日：2008-09-18

申请号：DE102008008679

申请日：2008-02-12

Applicant: IBM ,  MACRONIX INT CO LTD ,  QIMONDA AG

Inventor： BREITWISCH MATTHEW J ,  BURR GEOFFREY ,  CHEN CHIEH-FANG ,  CHEN SHIHHUNG ,  CHEN YI-CHOU ,  HAPP THOMAS ,  JOSEPH ERIC ,  LAM CHUNG HON ,  LUNG HSIANG-LAN ,  PHILIPP JAN BORIS ,  SCHROTT ALEJANDRO G

IPC: H01L27/24