VERGRABENE METALL-SIGNALSCHIENE FÜR SPEICHERARRAYS

    公开(公告)号:DE112023002938T5

    公开(公告)日:2025-05-15

    申请号:DE112023002938

    申请日:2023-09-05

    Applicant: IBM

    Abstract: Eine IC-Speichereinheit enthält ein Substrat und ein Array von Speicherzellen auf dem Substrat. Jede Speicherzelle enthält wenigstens einen Speicherzellentransistor in einer Schicht der Einheit benachbart zu dem Substrat. In der gleichen Schicht enthält die Einheit ferner eine Mehrzahl von Nebenschlusstransistoren. Die Einheit enthält ferner eine vergrabene Metall-Signalschiene, die zwischen dem Array von Speicherzellen und der Mehrzahl von Nebenschlusstransistoren in einer vergrabenen Schicht angeordnet ist, die unter den Transistoren in dem Substrat eingebettet ist. Die Einheit enthält ferner Einzelschicht-Durchkontaktierungen, die in der gleichen Schicht wie die Transistoren angeordnet sind und die Speicherzellentransistoren durch die vergrabene Metall-Signalschiene elektrisch mit den Nebenschlusstransistoren verbinden.

    PRÜFUNG UND INITIALISIERUNG VON KLEIN-CHIPS AUF WAFER-NIVEAU

    公开(公告)号:DE112018003756T5

    公开(公告)日:2020-04-16

    申请号:DE112018003756

    申请日:2018-09-28

    Applicant: IBM

    Abstract: Ein Chip-Zwischenkörper weist einen Halbleiterbereich auf, der mehrere Chip-Bereiche enthält. Die Chip-Bereiche sind jeweils als Halbleiterchips herausgeschnitten. Ein Schneidebereich ist entlang von Rändern der Chip-Bereiche bereitgestellt, wobei der Schneidebereich geschnitten wird, um die Halbleiterchips herauszuschneiden. Ein Kontaktbereich ist über den Schneidebereich hinweg den Chip-Bereichen gegenüberliegend bereitgestellt, wobei der Kontaktbereich konfiguriert ist, von einer Prüfspitze einer Prüfeinheit kontaktiert zu werden, um die Chip-Bereiche zu prüfen, und wobei eine elektrische Verdrahtung durchgehend mit dem Schneidebereich bereitgestellt ist, um die Chip-Bereiche und den Kontaktbereich zu verbinden.

Patent Agency Ranking