Abstract:
A memory storage system (10) is disclosed. In an exemplary embodiment, the memory storage system includes a plurality of memory storage banks (12) and a cache (14) in communication therewith. Both the plurality of memory storage banks (12) and the cache (14) further include destructive read memory storage elements.
Abstract:
Eine IC-Speichereinheit enthält ein Substrat und ein Array von Speicherzellen auf dem Substrat. Jede Speicherzelle enthält wenigstens einen Speicherzellentransistor in einer Schicht der Einheit benachbart zu dem Substrat. In der gleichen Schicht enthält die Einheit ferner eine Mehrzahl von Nebenschlusstransistoren. Die Einheit enthält ferner eine vergrabene Metall-Signalschiene, die zwischen dem Array von Speicherzellen und der Mehrzahl von Nebenschlusstransistoren in einer vergrabenen Schicht angeordnet ist, die unter den Transistoren in dem Substrat eingebettet ist. Die Einheit enthält ferner Einzelschicht-Durchkontaktierungen, die in der gleichen Schicht wie die Transistoren angeordnet sind und die Speicherzellentransistoren durch die vergrabene Metall-Signalschiene elektrisch mit den Nebenschlusstransistoren verbinden.
Abstract:
A memory storage system includes a plurality of memory storage banks and a cache in communication therewith. Both the plurality of memory storage banks and the cache further include destructive read memory storage elements configured for delayed write back scheduling thereto.
Abstract:
Ein Chip-Zwischenkörper weist einen Halbleiterbereich auf, der mehrere Chip-Bereiche enthält. Die Chip-Bereiche sind jeweils als Halbleiterchips herausgeschnitten. Ein Schneidebereich ist entlang von Rändern der Chip-Bereiche bereitgestellt, wobei der Schneidebereich geschnitten wird, um die Halbleiterchips herauszuschneiden. Ein Kontaktbereich ist über den Schneidebereich hinweg den Chip-Bereichen gegenüberliegend bereitgestellt, wobei der Kontaktbereich konfiguriert ist, von einer Prüfspitze einer Prüfeinheit kontaktiert zu werden, um die Chip-Bereiche zu prüfen, und wobei eine elektrische Verdrahtung durchgehend mit dem Schneidebereich bereitgestellt ist, um die Chip-Bereiche und den Kontaktbereich zu verbinden.
Abstract:
A memory storage system includes a plurality of memory storage banks and a cache in communication therewith. Both the plurality of memory storage banks and the cache further include destructive read memory storage elements configured for delayed write back scheduling thereto.