VERGRABENE METALL-SIGNALSCHIENE FÜR SPEICHERARRAYS

    公开(公告)号:DE112023002938T5

    公开(公告)日:2025-05-15

    申请号:DE112023002938

    申请日:2023-09-05

    Applicant: IBM

    Abstract: Eine IC-Speichereinheit enthält ein Substrat und ein Array von Speicherzellen auf dem Substrat. Jede Speicherzelle enthält wenigstens einen Speicherzellentransistor in einer Schicht der Einheit benachbart zu dem Substrat. In der gleichen Schicht enthält die Einheit ferner eine Mehrzahl von Nebenschlusstransistoren. Die Einheit enthält ferner eine vergrabene Metall-Signalschiene, die zwischen dem Array von Speicherzellen und der Mehrzahl von Nebenschlusstransistoren in einer vergrabenen Schicht angeordnet ist, die unter den Transistoren in dem Substrat eingebettet ist. Die Einheit enthält ferner Einzelschicht-Durchkontaktierungen, die in der gleichen Schicht wie die Transistoren angeordnet sind und die Speicherzellentransistoren durch die vergrabene Metall-Signalschiene elektrisch mit den Nebenschlusstransistoren verbinden.

    ZWISCHENVERBINDUNGSANORDNUNG MIT VOLLSTÄNDIG AUSGERICHTETEN DURCHKONTAKTEN

    公开(公告)号:DE112020003222T5

    公开(公告)日:2022-03-31

    申请号:DE112020003222

    申请日:2020-08-06

    Applicant: IBM

    Abstract: Eine Zwischenverbindungsanordnung (100) weist ein Zwischenschichtdielektrikum (ILD) (112) mit einem Hohlraum (122) auf, der sich entlang einer ersten Richtung durch dieses hindurch erstreckt. Ein erster elektrisch leitfähiger Streifen (110) ist auf einem Substrat (102) und innerhalb des Hohlraums (122) ausgebildet. Der erste elektrisch leitfähige Streifen (110) erstreckt sich entlang der ersten Richtung und über eine obere Oberfläche des Substrats (102) hinweg. Ein zweiter elektrisch leitfähiger Streifen (118) befindet sich auf einer oberen Oberfläche des ILD (112) und erstreckt sich entlang einer zweiten Richtung entgegengesetzt zu der ersten Richtung. Ein vollständig ausgerichteter Durchkontakt (FAV) (124) erstreckt sich zwischen dem ersten und dem zweiten elektrisch leitfähigen Streifen (110, 118), so dass sämtliche Seiten des FAV (124) koplanar mit gegenüberliegenden Seiten des ersten elektrisch leitfähigen Streifens (110) und gegenüberliegenden Seiten des zweiten elektrisch leitfähigen Streifens (118) sind, so dass dadurch ein FAV (124) bereitgestellt wird, der in Bezug auf den ersten elektrisch leitfähigen Streifen (110) und den zweiten elektrisch leitfähigen Streifen (118) vollständig ausgerichtet ist.

    VERKAPSELUNGSTOPOGRAPHIE-UNTERSTÜTZTER SELBSTAUSGERICHTETER OBERER MRAM-KONTAKT

    公开(公告)号:DE112020003521T5

    公开(公告)日:2022-04-14

    申请号:DE112020003521

    申请日:2020-09-08

    Applicant: IBM

    Abstract: Ein Verfahren zum Bilden einer MRAM-Einheit schließt ein: Bilden von MTKs (202) auf Verbindungsleitungen (106), die in einem ersten Dielektrikum (102) eingebettet sind; Abscheiden einer Verkapselungsschicht (204) über den MTKs (202); Vergraben der MTKs (202) in einem zweiten Dielektrikum (206); Strukturieren eines Grabens (302') in dem zweiten Dielektrikum (206) über den MTKs, um die Verkapselungsschicht (204) über Oberseiten der MTKs (202) freizulegen, wodurch eine Topographie an dem Boden des Grabens (302') erzeugt wird; Bilden einer Metallleitung (904) in dem Graben (302') über der Topographie; Absenken der Metallleitung (904), wodurch die Metallleitung (904) zu Segmenten (904a, 904b) aufgetrennt wird, die von freiliegenden Erhebungen der Verkapselungsschicht (204) getrennt werden; Absenken der freiliegenden Erhebungen der Verkapselungsschicht (204), um Vertiefungen an den Oberseiten der MTKs (202) zu bilden; und Bilden selbstausgerichteter Kontakte (1202) in den Vertiefungen. Ferner wird eine MRAM-Einheit bereitgestellt.

    TRAPEZFÖRMIGE VERBINDUNGSLEITUNG MIT ENGEM BEOL-RASTERMASS

    公开(公告)号:DE112020003469T5

    公开(公告)日:2022-04-14

    申请号:DE112020003469

    申请日:2020-08-14

    Applicant: IBM

    Abstract: Es werden Verfahren zum Bilden trapezförmiger Verbindungsleitungen bereitgestellt. Bei einer Erscheinungsform weist ein Verfahren zum Bilden einer Verbindungsleitungsstruktur auf: Strukturieren eines Grabens/von Gräben mit einem V-förmigen Profil mit einem abgerundeten Boden in einem Dielektrikum; Abscheiden einer Auskleidung in den Graben/die Gräben unter Verwendung von PVD, wodurch der Graben/die Gräben aufgeweitet wird/werden, um ein trapezförmiges Profil in dem Graben/den Gräben zu erzeugen; Entfernen der Auskleidung aus dem Graben/den Gräben selektiv gegenüber dem Dielektrikum, wodurch nach dem Entfernen der Graben/die Gräben mit dem trapezförmigen Profil in dem Dielektrikum zurückbleibt/zurückbleiben; Abscheiden einer konformen Barriereschicht in den/die und Auskleiden des/der Grabens/Gräben, der/die das trapezförmige Profil aufweist/aufweisen; Abscheiden eines Leiters in den/die und Füllen des/der Grabens/Gräben, der/die das trapezförmige Profil aufweist/aufweisen, über der konformen Barriereschicht; und Polieren des Leiters und der konformen Barriereschicht bis hinunter zu dem Dielektrikum. Ferner wird eine Verbindungsleitungsstruktur bereitgestellt.

Patent Agency Ranking