公开(公告)号：DE102021128932A1

公开(公告)日：2022-06-09

申请号：DE102021128932

申请日：2021-11-08

Applicant: IBM

Inventor： SAWADA JUN ,  FLICKNER MYRON D ,  CASSIDY ANDREW STEPHEN ,  ARTHUR JOHN VERNON ,  DATTA PALLAB ,  MODHA DHARMENDRA S ,  ESSER STEVEN KYLE ,  TABA BRIAN SEISHO ,  KLAMO JENNIFER ,  APPUSWAMY RATHINAKUMAR ,  AKOPYAN FILIPP ,  OTERO CARLOS ORTEGA

IPC: G06N3/063

Abstract: Ein neuronaler Inferenz-Chip wird bereitgestellt, der zumindest einen neuronalen Inferenzkern enthält. Der zumindest eine neuronale Inferenzkern ist dazu ausgelegt, eine Mehrzahl von synaptischen Gewichtungen auf eine Mehrzahl von Eingabeaktivierungen anzuwenden, um eine Mehrzahl von Zwischenausgaben zu erzeugen. Der zumindest eine neuronale Inferenzkern weist eine Mehrzahl von Aktivierungseinheiten auf, die dazu konfiguriert ist, die Mehrzahl von Zwischenausgaben zu empfangen und eine Mehrzahl von Aktivierungen zu erzeugen. Jede der Mehrzahl von Aktivierungseinheiten ist dazu konfiguriert, eine konfigurierbare Aktivierungsfunktion auf ihre Eingabe anzuwenden. Die konfigurierbare Aktivierungsfunktion weist zumindest einen Bereichsänderungsterm und einen Skalierungsterm auf, wobei der Bereichsänderungsterm den Bereich der Aktivierungen festlegt und der Skalierungsterm die Skalierung der Aktivierungen festlegt. Jede der Mehrzahl von Aktivierungseinheiten ist dazu konfiguriert, den Bereichsänderungsterm und den Skalierungsterm aus einer oder mehreren Umsetzungstabellen zu gewinnen.

公开(公告)号：DE102021123287A1

公开(公告)日：2022-04-28

申请号：DE102021123287

申请日：2021-09-08

Applicant: IBM

Inventor： ANDREOPOULOS ALEXANDER ,  MODHA DHARMENDRA S ,  DI NOLFO CARMELO ,  FLICKNER MYRON D ,  CASSIDY ANDREW STEPHEN ,  TABA BRIAN SEISHO ,  DATTA PALLAB ,  APPUSWAMY RATHINAKUMAR ,  SAWADA JUN

IPC: G06N3/10 ,  G06N3/04

Abstract: Bereitgestellt werden Simulation und Validierung von neuronalen Netzsystemen. Bei verschiedenen Ausführungsformen wird eine Beschreibung eines künstlichen neuronalen Netzes gelesen. Ein gerichteter Graph wird aufgebaut, der eine Mehrzahl von Kanten und eine Mehrzahl von Knoten aufweist, wobei jede der Mehrzahl von Kanten einer Warteschlange entspricht und jeder der Mehrzahl von Knoten einer Datenverarbeitungsfunktion des neuronalen Netzsystems entspricht. Ein Graphenzustand wird über eine Mehrzahl von Zeitschritten gemäß der Beschreibung des neuronalen Netzes aktualisiert, wobei der Graphenzustand durch den Inhalt jeder der Mehrzahl von Warteschlangen definiert ist. Jede der Mehrzahl von Konsistenzprüfungen wird bei jedem der Mehrzahl von Zeitschritten getestet, wobei es sich bei jeder der Mehrzahl von Konsistenzprüfungen um eine Funktion einer Teilmenge des Graphenzustands handelt. Eine Ungültigkeit des neuronalen Netzsystems wird bei jeder Verletzung einer der Mehrzahl von Konsistenzprüfungen angezeigt.

公开(公告)号：CA2022074C

公开(公告)日：1994-11-29

申请号：CA2022074

申请日：1990-07-26

Applicant: IBM

Inventor： FLICKNER MYRON D ,  HINKLE ERIC B ,  SANZ JORGE L C

IPC: G06T1/00 ,  G06T3/00 ,  G06T11/00 ,  G06F15/332

Abstract: In a digital Radon transform processor, a Radon projection of a pixellated digital image is obtained by providing the digital image in raster scanned format, and, for each image pixel, determining a processor storage location which corresponds to a ray along which a line integral of the projection is taken. Then, for that storage location, the length of the portion of the corresponding ray which intersects the pixel is multiplied by the pixel intensity and the contents of the storage location are incremented by the product.