KONSTRUKTION VON HALBLEITEREINHEITEN ZUM VERMINDERN VON LATCH-UPS

    公开(公告)号:DE112023001557T5

    公开(公告)日:2025-01-30

    申请号:DE112023001557

    申请日:2023-03-10

    Applicant: IBM

    Abstract: Vorrichtung zum Vermindern von Latch-ups innerhalb von Halbleitereinheiten. Eine Halbleitereinheit enthält einen ersten Leiter, einen zweiten Leiter und einen ersten Gate-Leiter. Der erste Leiter erstreckt sich in eine erste Richtung, empfängt ein erstes Stromversorgungssignal und ist mit einer ersten Elektrode verbunden. Der zweite Leiter erstreckt sich in die erste Richtung, empfängt ein von dem ersten Stromversorgungssignal verschiedenes zweites Stromversorgungssignal und ist mit einer zweiten Elektrode verbunden. Der erste Leiter ist in einer Draufsicht in einer zweiten Richtung senkrecht zu der ersten Richtung von dem zweiten Leiter so versetzt, dass eine Ausbildung von parasitären Einheiten innerhalb der Halbleitereinheit, die den ersten Leiter elektrisch mit dem zweiten Leiter verbinden, vermindert wird. Der erste Gate-Leiter ist angrenzend an den ersten Leiter und den zweiten Leiter angeordnet, ist auf der ersten Elektrode und der zweiten Elektrode angeordnet und empfängt ein Eingangssignal.

    VERTIKALE TRANSISTOREN MIT ZUSAMMENGEFASSTEN AKTIVEN FLÄCHENBEREICHEN

    公开(公告)号:DE112017005485T5

    公开(公告)日:2019-07-18

    申请号:DE112017005485

    申请日:2017-10-25

    Applicant: IBM

    Abstract: Ein Verfahren für ein Einheiten-Layout (10) mit vertikalen Transistoren beinhaltet ein Erkennen von aktiven Flächenbereichen (18, 28) in einem Layout (10) einer Halbleitereinheit mit vertikalen Transistoren. Sätze von angrenzenden aktiven Flächenbereichen (18, 28) mit einem selben elektrischen Potential werden ermittelt. Die zusammenzufassenden Sätze von angrenzenden aktiven Flächenbereichen (18, 28) werden auf Grundlage eines oder mehrerer Leistungskriterien priorisiert. Die Sätze von angrenzenden aktiven Flächenbereichen (18, 28) werden so zusammengefasst, dass entsprechend einer Priorität größere aktive Flächenbereiche ausgebildet werden.

Patent Agency Ranking