公开(公告)号：DE112019001968B4

公开(公告)日：2022-10-27

申请号：DE112019001968

申请日：2019-04-02

Applicant: IBM

Inventor： O'CONNOR JAMES ,  TRAGER BARRY ,  MAULE WARREN ,  GOLLUB MARC ,  MICHAEL BRAD WILLIAM ,  MEANEY PATRICK JAMES

IPC: G11C29/52 ,  G06F11/10 ,  G11C16/26

Abstract: Arbeitsspeichersystem (500), aufweisend:ein Arbeitsspeichermodul, aufweisend:eine Mehrzahl von Arbeitsspeichereinheiten (502), wobei jede aus der Mehrzahl von Arbeitsspeichereinheiten entweder als eine Arbeitsspeichereinheit mit hoher Zufalls-Bitfehlerrate (Random Bit Error Rate, RBER) oder als eine Arbeitsspeichereinheit mit niedriger RBER charakterisiert ist; undeine Arbeitsspeicher-Puffereinheit (104), aufweisend:eine Lesedaten-Schnittstelle, die konfiguriert ist, um Daten zu empfangen, die aus einer Arbeitsspeicheradresse gelesen werden, welche einer Position in einer aus der Mehrzahl von Arbeitsspeichereinheiten entspricht; undeine gemeinsame Fehlerkorrekturlogik (516), die konfiguriert ist, um Fehlerbedingungen in Daten, die sowohl aus Arbeitsspeichereinheiten (502) mit hoher RBER als auch aus Arbeitsspeichereinheiten (502) mit niedriger RBER gelesen werden, zu erkennen und zu korrigieren, wobei die gemeinsame Fehlerkorrekturlogik (516) aufweist:eine Mehrzahl von Fehlerkorrektureinheiten (516), die verschiedene Komplexitätsgrade einer Fehlerkorrektur bereitstellen und verschiedene Latenzen aufweisen, wobei die Mehrzahl von Fehlerkorrektureinheiten (516) eine erste Fehlerkorrektureinheit mit schnellem Pfad zum Isolieren und Korrigieren von Zufalls-Symbolfehlern aufweist, wobei eine Latenz der ersten Fehlerkorrektureinheit (516) mit schnellem Pfad kleiner als eine Latenz einer weiteren aus der Mehrzahl von Fehlerkorrektureinheiten (516) ist,wobei die Mehrzahl von Fehlerkorrektureinheiten (516) des Weiteren eine zweite Fehlerkorrektureinheit mit schnellem Pfad aufweist, die konfiguriert ist, um eine fehlerhafte Arbeitsspeichereinheit aus der Mehrzahl von Arbeitsspeichereinheiten zusammen mit Zufalls-Symbolfehlern zu isolieren und zu korrigieren, wobei eine Latenz der zweiten Fehlerkorrektureinheit mit schnellem Pfad größer als die Latenz der ersten Fehlerkorrektureinheit mit schnellem Pfad ist, undwobei eine Ersatz-Arbeitsspeichereinheit verwendet wird, um die fehlerhafte Arbeitsspeichereinheit zu ersetzen.

公开(公告)号：GB2492620B

公开(公告)日：2013-06-05

申请号：GB201208064

申请日：2012-05-09

Applicant: IBM

Inventor： TRI STEVEN MICHAEL ,  O'CONNOR JAMES ,  HOLLAND WILLIAM GAVIN ,  ENGEBRETSEN DAVID ,  HUGHES JAMES EDWARD ,  ARMSTRONG WILLIAM JOSEPH ,  CRIPPEN MARTIN JOSEPH ,  DESAI DHRUV MANMOHANDAS ,  BORKENHAGEN JOHN MICHAEL ,  HILLIER PHILIP ROGERS III ,  PATEL PRAVIN

IPC: G06F13/40 ,  H04L69/40

Abstract: Techniques are disclosed for managing a switch fabric. In one embodiment, a server system is provided that includes a midplane, one or more server cards, switch modules and a management controller. The midplane may include a fabric interconnect for a switch fabric. The one or more server cards and the switch modules may be operatively connected to the midplane. The switch modules may be configured to switch network traffic for the one or more server cards. The management controller may be configured to manage the switch modules via the fabric interconnect.

公开(公告)号：GB2492620A

公开(公告)日：2013-01-09

申请号：GB201208064

申请日：2012-05-09

Applicant: IBM

Inventor： TRI STEVEN MICHAEL ,  O'CONNOR JAMES ,  HOLLAND WILLIAM GAVIN ,  ENGEBRETSEN DAVID ,  HUGHES JAMES EDWARD ,  ARMSTRONG WILLIAM JOSEPH ,  CRIPPEN MARTIN JOSEPH ,  DESAI DHRUV MANMOHANDAS ,  BORKENHAGEN JOHN MICHAEL ,  HILLIER PHILIP ROGERS III ,  PATEL PRAVIN

IPC: G06F13/40 ,  H04L69/40

Abstract: In a switching system (fig. 1) comprising server card â bladesâ (104, fig. 1 & 202, fig. 6), a midplane 123 is connected to switch modules 4201-3 on different server cards thus providing a fabric interconnect for a switch fabric under the operation of a management controller (1604, fig. 16) which updates and monitors the switch modules, and informs others when one fails. Switch modules may be replaced (â hot swappedâ ) without restarting the system or fabric.

公开(公告)号：DE112019001968T5

公开(公告)日：2020-12-24

申请号：DE112019001968

申请日：2019-04-02

Applicant: IBM

Inventor： O'CONNOR JAMES ,  TRAGER BARRY ,  MAULE WARREN ,  GOLLUB MARC ,  MICHAEL BRAD WILLIAM ,  MEANEY PATRICK JAMES

IPC: G11C29/52

Abstract: Ausführungsformen der vorliegenden Erfindung enthalten ein Arbeitsspeichermodul, das eine Mehrzahl von Arbeitsspeichereinheiten und eine Arbeitsspeicher-Puffereinheit enthält. Jede der Arbeitsspeichereinheiten ist entweder als eine Arbeitsspeichereinheit mit hoher Zufalls-Bitfehlerrate (Random Bit Error Rate, RBER) oder eine Arbeitsspeichereinheit mit niedriger RBER charakterisiert. Die Arbeitsspeichereinheit enthält eine Lesedaten-Schnittstelle, um Daten zu empfangen, die aus einer Arbeitsspeicheradresse in einer der Arbeitsspeichereinheiten gelesen werden. Der Arbeitsspeicherpuffer enthält außerdem eine gemeinsame Fehlerkorrekturlogik, um Fehlerbedingungen in Daten, die sowohl aus Arbeitsspeichereinheiten mit hoher RBER als auch mit niedriger RBER gelesen werden, zu erkennen und zu korrigieren. Die gemeinsame Fehlerkorrekturlogik enthält eine Mehrzahl von Fehlerkorrektureinheiten, die verschiedene Komplexitätsgrade einer Fehlerkorrektur bereitstellen und verschiedene Latenzen aufweisen. Die Fehlerkorrektureinheiten enthalten eine erste Fehlerkorrektureinheit mit schnellem Pfad zum Isolieren und Korrigieren von Zufalls-Symbolfehlern.