公开(公告)号：WO2014181203A3

公开(公告)日：2015-03-05

申请号：PCT/IB2014060766

申请日：2014-04-16

Applicant: IBM ,  IBM UK ,  IBM CHINA INVEST CO LTD

Inventor： WANG DEQIANG ,  HAN SHU-JEN ,  STOLOVITZKY GUSTAVO ALEJANDRO ,  ROYYURU AJAY KUMAR

IPC: C12Q1/68 ,  G01N27/414 ,  G01N27/447 ,  H01L29/06

CPC classification number: C12Q1/6869 ,  G01N27/4145 ,  G01N27/4146 ,  G01N33/48721 ,  Y10S977/924 ,  C12Q2563/116 ,  C12Q2563/157 ,  C12Q2565/631

Abstract: A technique is provided for base recognition in an integrated device is provided. A target molecule is driven into a nanopore of the integrated device. The integrated device includes a nanowire separated into a left nanowire part and a right nanowire part to form a nanogap in between, a source pad connected to the right nanowire part, a drain pad connected to the left nanowire part, and the nanopore. The source pad, the drain pad, the right nanowire part, the left nanowire part, and the nanogap together form a transistor. The nanogap is part of the nanopore. A transistor current is measured while a single base of the target molecule is in the nanogap of the nanopore, and the single base affects the transistor current. An identity of the single base is determined according to a change in the transistor current.

Abstract translation: 提供了一种用于集成设备中的基础识别的技术。 靶分子被驱动到集成器件的纳米孔中。 集成器件包括分离成左纳米线部分的纳米线和右纳米线部分，以在其间形成纳米间隙，连接到右纳米线部分的源极焊盘，连接到左纳米线部分的漏极焊盘和纳米孔。 源极焊盘，漏极焊盘，右侧的纳米线部分，左侧的纳米线部分和纳米光栅一起形成晶体管。 纳米孔是纳米孔的一部分。 测量晶体管电流，同时目标分子的单个碱基位于纳米孔的纳米隙中，单个碱基影响晶体管电流。 根据晶体管电流的变化确定单个基极的身份。

公开(公告)号：EP2404316A4

公开(公告)日：2016-04-06

申请号：EP10770142

申请日：2010-04-22

Applicant: IBM

Inventor： GREENE BRIAN J ,  CHUDZIK MICHAEL P ,  HAN SHU-JEN ,  HENSON WILLIAM K ,  LIANG YUE ,  MACIEJEWSKI EDWARD P ,  NA MYUNG-HEE ,  NOWAK EDWARD J ,  YU XIAOJUN

IPC: H01L21/8234 ,  H01L21/28 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L21/823462 ,  H01L21/28229 ,  H01L21/84 ,  H01L27/1203

公开(公告)号：WO2013089944A3

公开(公告)日：2015-07-02

申请号：PCT/US2012063831

申请日：2012-11-07

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  KIEWRA EDWARD WILLIAM ,  SHIU KUEN-TING

IPC: H01L29/772

CPC classification number: H01L21/8258 ,  H01L21/823807 ,  H01L27/0605

Abstract: Techniques for employing different channel materials within the same CMOS circuit are provided. In one aspect, a method of fabricating a CMOS circuit includes the following steps. A wafer is provided having a first semiconductor layer on an insulator. STI is used to divide the first semiconductor layer into a first active region and a second active region. The first semiconductor layer is recessed in the first active region. A second semiconductor layer is epitaxially grown on the first semiconductor layer, wherein the second semiconductor layer comprises a material having at least one group III element and at least one group V element. An n-FET is formed in the first active region using the second semiconductor layer as a channel material for the n-FET. A p-FET is formed in the second active region using the first semiconductor layer as a channel material for the p-FET.

Abstract translation: 提供在同一CMOS电路内采用不同通道材料的技术。 一方面，制造CMOS电路的方法包括以下步骤。 提供了在绝缘体上具有第一半导体层的晶片。 STI用于将第一半导体层分成第一有源区和第二有源区。 第一半导体层凹入第一有源区。 第二半导体层在第一半导体层上外延生长，其中第二半导体层包括具有至少一个III族元素和至少一个V族元素的材料。 使用第二半导体层作为n-FET的沟道材料，在第一有源区中形成n-FET。 使用第一半导体层作为p-FET的沟道材料，在第二有源区中形成p-FET。

公开(公告)号：WO2013081854A2

公开(公告)日：2013-06-06

申请号：PCT/US2012065502

申请日：2012-11-16

Applicant: IBM ,  EGYPT NANOTECHNOLOGY CT EGNC

Inventor： AFZALI-ARDAKANI ALI ,  HAN SHU-JEN ,  KASRY AMAL ,  MARTYNA GLENN J ,  NISTOR RAZVAN ,  TSAI HSINYU ,  MAAROUF AHMED

IPC: C40B40/04 ,  B82Y99/00 ,  C40B40/00 ,  C40B50/14

CPC classification number: G01N33/5308 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/194 ,  G01N33/54373 ,  G01N33/54393 ,  G01N33/551 ,  G01N2400/00

Abstract: A graphene nanomesh based charge sensor and method for producing a graphene nanomesh based charge sensor. The method includes generating multiple holes in graphene in a periodic way to create a graphene nanomesh with a patterned array of multiple holes, passivating an edge of each of the multiple holes of the graphene nanomesh to allow for functionalization of the graphene nanomesh, and functionalizing the passivated edge of each of the multiple holes of the graphene nanomesh with a chemical compound that facilitates chemical binding of a receptor of a target molecule to the edge of one or more of the multiple holes, allowing the target molecule to bind to the receptor, causing a charge to be transferred to the graphene nanomesh to produce a graphene nanomesh based charge sensor for the target molecule.

Abstract translation: 一种基于石墨烯纳米薄膜的电荷传感器和用于生产基于石墨烯纳米薄膜的电荷传感器的方法。 该方法包括以周期性方式在石墨烯中产生多个孔以产生具有多个孔的图案化阵列的石墨烯纳米粒子，钝化石墨烯纳米粒子的多个孔中的每一个的边缘以允许石墨烯纳米粒子的官能化，并使 石墨烯纳米粒子的多个孔的每个的钝化边缘具有促进靶分子的受体与多个孔中的一个或多个的边缘的化学结合的化学化合物，允许靶分子结合受体，导致 将转移到石墨烯纳米粒子的电荷以产生用于靶分子的基于石墨烯纳米膜的电荷传感器。

公开(公告)号：DE112014005890T5

公开(公告)日：2016-09-15

申请号：DE112014005890

申请日：2014-12-04

Applicant: IBM

Inventor： HAN SHU-JEN ,  HANNON JAMES B ,  HAENSCH WILFRIED

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine Halbleitereinheit umfasst ein Substrat, welches sich entlang einer ersten Richtung, wodurch eine Länge definiert wird, und einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt, wodurch eine Höhe definiert wird. Das Substrat umfasst eine Dielektrikumsschicht und mindestens einen Gate-Stapel, der auf der Dielektrikumsschicht ausgebildet ist. Ein Source-Kontakt ist in Nachbarschaft zu einer ersten Seite des Gate-Stapels ausgebildet und ein Drain-Kontakt ist in Nachbarschaft zu einer gegenüber liegenden zweiten Seite des Gate-Stapels ausgebildet. Ein Kohlenstoff-Nanoröhrchen ist auf dem Source-Kontakt und dem Drain-Kontakt ausgebildet. Ein erster Abschnitt des Nanoröhrchens bildet eine Source. Ein zweiter Abschnitt bildet einen Drain. Ein dritter Abschnitt ist zwischen der Source und dem Drain angeordnet, wodurch ein Gate-Kanal gebildet wird, welcher sich entlang der ersten Richtung erstreckt. Die Source und der Drain erstrecken sich entlang der zweiten Richtung und weisen eine größere Länge als der Gate-Kanal auf.

公开(公告)号：DE112012001732B4

公开(公告)日：2016-01-07

申请号：DE112012001732

申请日：2012-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  WONG KEITH KWONG HON ,  YUAN JUN

IPC: H01L21/336 ,  H01L21/28 ,  H01L27/108 ,  H01L29/78 ,  H01L51/05

Abstract: Verfahren zur Fertigung von Feldeffekttransistoren, das aufweist: Ausbilden einer vergrabenen Gate-Elektrode in einem dielektrischen Substrat; Strukturieren eines Stapels, der eine Schicht mit hoher Dielektrizitätskonstante, eine Schicht auf der Grundlage von Kohlenstoff und eine Schutzschicht über der vergrabenen Gate-Elektrode aufweist; Öffnen einer dielektrischen Isolationsschicht, die über dem Stapel ausgebildet wird, um Vertiefungen in Bereichen angrenzend an den Stapel zu definieren; Ätzen der Vertiefungen, um Hohlräume auszubilden und einen Abschnitt der Schicht mit hoher Dielektrizitätskonstante zu entfernen, um die Schicht auf der Grundlage von Kohlenstoff auf gegenüberliegenden Seiten der vergrabenen Gate-Elektrode freizulegen; und Abscheiden eines leitfähigen Materials in den Hohlräumen, um selbstausgerichtete Source- und Drain-Bereiche auszubilden.

公开(公告)号：GB2511002A

公开(公告)日：2014-08-20

申请号：GB201408617

申请日：2012-11-07

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  KIEWRA EDWARD WILLIAM ,  SHIU KUEN-TING

IPC: H01L21/8238 ,  H01L27/06

Abstract: Techniques for employing different channel materials within the same CMOS circuit are provided. In one aspect, a method of fabricating a CMOS circuit includes the following steps. A wafer is provided having a first semiconductor layer on an insulator. STI is used to divide the first semiconductor layer into a first active region and a second active region. The first semiconductor layer is recessed in the first active region. A second semiconductor layer is epitaxially grown on the first semiconductor layer, wherein the second semiconductor layer comprises a material having at least one group III element and at least one group V element. An n-FET is formed in the first active region using the second semiconductor layer as a channel material for the n-FET. A p-FET is formed in the second active region using the first semiconductor layer as a channel material for the p-FET.

公开(公告)号：DE112011103809T5

公开(公告)日：2013-08-14

申请号：DE112011103809

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

Abstract: Eine elektronische Einheit weist einen Isolator, ein in dem Isolator eingebettetes erstes Gate, wobei eine obere Oberfläche des ersten Gates im Wesentlichen koplanar mit einer Oberfläche des Isolators ist, eine über dem ersten Gate und dem Isolator gebildete erste dielektrische Schicht und einen Kanal auf. Der Kanal weist eine auf der ersten dielektrischen Schicht gebildete Doppelschichtgraphenschicht auf. Die erste dielektrische Schicht stellt eine im Wesentlichen flache Oberfläche bereit, auf der der Kanal gebildet ist. Eine zweite dielektrische Schicht ist über der Doppelschichtgraphenschicht gebildet und ein lokales zweites Gate ist über der zweiten dielektrischen Schicht gebildet. Jedes von dem lokalen ersten und lokalen zweiten Gate ist mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt. Das lokale erste und lokale zweite Gate bilden ein erstes Paar von Gates, um einen ersten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern.

公开(公告)号：DE112019001687T5

公开(公告)日：2021-01-14

申请号：DE112019001687

申请日：2019-05-13

Applicant: IBM

Inventor： CAO QING ,  HAN SHU-JEN ,  TANG JIANSHI ,  KUMAR BHARAT

IPC: A61M35/00 ,  A61B5/05 ,  A61B5/145 ,  A61M37/00

Abstract: Ein Medikamentenverabreichungssystem enthält ein Substrat, einen auf dem Substrat angeordneten integrierten Sensor, ein auf dem Substrat angeordnetes Medikamentenverabreichungselement und eine Steuereinheit, die mit dem integrierten Sensor und dem Medikamentenverabreichungselement verbunden ist. Der integrierte Sensor enthält eine erste und eine zweite Elektrode, die auf einer ersten Oberfläche des Substrats angeordnet sind. Das Medikamentenverabreichungselement enthält einen auf der ersten Oberfläche des Substrats angeordneten Behälter, ein den Behälter umschließendes thermisch aktives Polymer und eine oberhalb des thermisch aktiven Polymers angeordnete Heizspule. Die Steuereinheit dient zum Messen eines biologischen Parameters durch Messen einer Spannungsdifferenz zwischen der ersten und der zweiten Elektrode des integrierten Sensors und zum Anlegen eines Auslösesignals an die Heizspule des Medikamentenverabreichungselements als Reaktion auf den gemessenen biologischen Parameter, der einen bestimmten Zustand anzeigt, um das thermisch aktive Polymer zu erwärmen, um selektiv ein Medikament aus dem Behälter freizusetzen.

公开(公告)号：DE112012003020B4

公开(公告)日：2020-12-24

申请号：DE112012003020

申请日：2012-03-06

Applicant: IBM

Inventor： YUAN JUN ,  GUO DECHAO ,  HAN SHU-JEN ,  WONG KEITH KWONG HON

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092

Abstract: Verfahren zum Ausbilden einer Halbleiterstruktur, das aufweist:Ausbilden eines Gate-Hohlraums (25A, 25B), der seitlich von einer dielektrischen Planarisierungsschicht (60) umgeben ist, auf einem Halbleitersubstrat (8), wobei eine obere Fläche des Halbleitersubstrats (8) an einem Boden des Gate-Hohlraums (60) freigelegt ist;Ausbilden einer Gate-Dielektrikumschicht (31A, 31B) in dem Gate-Hohlraum (60);Ausbilden zumindest eines planaren Austrittsarbeits-Materialabschnitts, der eine oberste Fläche aufweist, die gegenüber einer obersten Fläche der dielektrischen Planarisierungsschicht (60) auf der Gate-Dielektrikumschicht (32L, 31A, 31B) in dem Gate-Hohlraum (60) vertieft ist;wobei jeder des zumindest einen planaren Austrittsarbeits-Materialabschnittes (34, 36A; 36B) durch anisotrope Abscheidung der Austrittsarbeits-Materialschicht (34L, 36L) ausgebildet ist,wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht eine Dicke aufweisen, die zumindest das Dreifache einer Dicke der vertikalen Abschnitte der Austrittsarbeits-Materialschicht beträgt,wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht und obere Abschnitte von horizontalen Abschnitten der Austrittsarbeits-Materialschicht durch eine isotrope Ätzung entfernt werden,undFüllen des Gate-Hohlraums (60) mit einer Metallschicht (38L, 40L), die mit dem zumindest einen planaren Austrittsarbeits-Materialabschnitt (34, 36A; 36B) in Kontakt steht.