公开(公告)号：DE102011054700A1

公开(公告)日：2012-04-26

申请号：DE102011054700

申请日：2011-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L29/74

Abstract: Ein Ausführungsform-Halbleiterbauelement besitzt einen auf einem zweiten Bauelementebereich angeordneten ersten Bauelementebereich (18) innerhalb einer in einem Halbleiterkörper angeordneten ESD-Bauelementebereich. Außerdem ist ein auf dem zweiten Bauelementebereich angeordneter dritter Bauelementebereich (20), ein an den zweite Bauelementebereich angrenzender vierter Bauelementebereich (22), ein in der vierten Bauelementebereich (22) angeordneter fünfter Bauelementebereich (24) und ein an den vierte Bauelementebereich (22) angrenzender sechster Bauelementebereich (54) vorgesehen. Der erste (18) und vierte Bereich (22) weisen einen ersten Halbleitertyp auf und der zweite, dritte (20), fünfte (24) und sechste Bereich (54) weisen einen zweiten Leitfähigkeitstyp auf, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine Grenzfläche zwischen dem vierten Bauelementebereich (22) und dem sechsten Bauelementebereich (54) bildet eine Diodensperrschicht (51). Der erste (18), zweite, vierte (22) und fünfte (24) Bauelementebereich bilden einen gesteuerten Halbleitergleichrichter.

公开(公告)号：DE102008005932A1

公开(公告)日：2008-08-14

申请号：DE102008005932

申请日：2008-01-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CORNELIUS CHRISTIAN ,  ESMARK KAI ,  ALVAREZ DAVID ,  SCHNEIDER JENS

IPC: H01L23/60

Abstract: A semiconductor device includes an ESD device region disposed within a semiconductor body of a first semiconductor type, an isolation region surrounding the ESD device region, a first doped region of a second conductivity type disposed at a surface of the semiconductor body within the ESD region, and a second doped region of the first conductivity type disposed between the semiconductor body within the ESD region and at least a portion of the first doped region, where the doping concentration of the second doped region is higher than the semiconductor body. A third doped region of the second semiconductor type is disposed on the semiconductor body and a fourth region of the first conductivity type is disposed over the third doped region. A fifth doped region of the second conductivity type is disposed on the semiconductor body. A trigger device and an SCR is formed therefrom.

公开(公告)号：DE102011056317B4

公开(公告)日：2019-07-18

申请号：DE102011056317

申请日：2011-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  ILLE ADRIEN BENOIT ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L29/78

Abstract: Schaltung gegen elektrostatische Entladung (100), kurz ESD-Schaltung genannt, zum Bereitstellen eines Schutzes zwischen einem ersten Knoten und einem zweiten Knoten, wobei die ESD-Schaltung (100) Folgendes aufweist:• ein erstes MOS-Bauelement (T1) mit einer an einen ersten Knoten gekoppelten ersten Source-/Drainelektrode (D1) und einer an einen Zwischenknoten (102) gekoppelten zweiten Source-/Drainelektrode (S1);• einen zwischen eine Gateelektrode des ersten MOS-Bauelements (T1) und den ersten Knoten gekoppelten ersten Kondensator (C1);• einen zwischen die Gateelektrode des ersten MOS-Bauelements (T1) und den Zwischenknoten (102) gekoppelten ersten Widerstand (R1),• wobei ein Knoten zwischen dem ersten Widerstand (R1) und dem ersten Kondensator (C1) direkt elektrisch leitend mit der Gateelektrode des ersten MOS-Bauelements (T1) verbunden ist, und• wobei der erste Kondensator (C1) und der erste Widerstand (R1) in Hochpasskonfiguration verschaltet sind deren Eingang von dem ersten Knoten und dem Zwischenknoten (102) und deren Ausgang von der Gateelektrode des ersten MOS-Bauelements (T1) und dem Zwischenknoten (102) gebildet wird;• ein zweites MOS-Bauelement (T2) mit einer an den Zwischenknoten (102) gekoppelten ersten Source-/Drainelektrode (D2) und einer an den zweiten Knoten gekoppelten zweiten Source-/Drainelektrode (S2);• einen zwischen eine Gateelektrode des zweiten MOS-Bauelements (T2) und den ersten Knoten gekoppelten zweiten Kondensator (C2) und• einen zwischen die Gateelektrode des zweiten MOS-Bauelements (T2) und den zweiten Knoten gekoppelten zweiten Widerstand (R2),• wobei ein Knoten zwischen dem zweiten Widerstand (R2) und dem zweiten Kondensator (C2) direkt elektrisch leitend mit der Gateelektrode des zweiten MOS-Bauelements (T2) verbunden ist, und• wobei der zweite Kondensator (C2) und der zweite Widerstand (R2) in Hochpasskonfiguration verschaltet sind deren Eingang von dem ersten Knoten und dem zweiten Knoten und deren Ausgang von der Gateelektrode des zweiten MOS-Bauelements (T1) und dem zweiten Knoten gebildet wird.

公开(公告)号：DE102008005932B4

公开(公告)日：2011-02-24

申请号：DE102008005932

申请日：2008-01-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CORNELIUS CHRISTIAN ,  ESMARK KAI ,  ALVAREZ DAVID ,  SCHNEIDER JENS

IPC: H01L23/60 ,  H01L29/06

公开(公告)号：DE102008064703B4

公开(公告)日：2018-05-09

申请号：DE102008064703

申请日：2008-01-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEIDER JENS ,  RUSS CORNELIUS CHRISTIAN ,  ESMARK KAI ,  ALVAREZ DAVID

IPC: H01L23/60

Abstract: Ein ESD-Schutzbauelement umfasst eine SCR-Struktur, die eine p-Typ-Anodenregion, eine n-Typ-n-Basis-Region, die mit der Anodenregion gekoppelt ist, eine p-Typ-p-Basis-Region, die mit der n-Basis-Region gekoppelt ist, und eine n-Typ-Kathodenregion, die mit der p-Basis-Region gekoppelt ist, auf.- Die p-Basis-Region, die n-Basis-Region und die Kathodenregion bilden eine Vertikal-NPN-Struktur. Die Anodenregion ist mit einer Schaltung gekoppelt, die geschützt werden soll.

公开(公告)号：DE102016109864A1

公开(公告)日：2017-11-30

申请号：DE102016109864

申请日：2016-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID

IPC: H01L23/60

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Schutzschaltkreis gegen elektrostatische Entladungen (100) umfassen: einen elektronischen Schaltkreis (102) und einen Schutzschaltkreis (104), um den elektronischen Schaltkreis gegen eine elektrostatische Entladung zu schützen; wobei der elektronische Schaltkreis eine E/A-Kontaktfläche (106), einen Versorgungsbus (104s) und einen Erdungsbus (104p) umfasst; wobei der Schutzschaltkreis eine Feldeffekttransistorstruktur (114), welche die E/A-Kontaktfläche mit dem Erdungsbus verbindet, und eine Bipolartransistorstruktur (124) umfasst, welche die E/A-Kontaktfläche mit dem Versorgungsbus verbindet; wobei die Feldeffekttransistorstruktur eine erste Source/Drain-Klemme, die mit der E/A-Kontaktfläche verbunden ist, eine zweite Source/Drain-Klemme, die mit dem Erdungsbus verbunden ist, und eine Gate-Klemme umfasst, die mit dem Erdungsbus verbunden ist; wobei die Bipolartransistorstruktur eine erste Emitter/Kollektor-Klemme, die mit der E/A-Kontaktfläche verbunden ist, eine Basis-Klemme, die mit dem Erdungsbus verbunden ist, und eine zweite Emitter/Kollektor-Klemme umfasst, die mit dem Versorgungsbus verbunden ist.

公开(公告)号：DE102010045325A1

公开(公告)日：2011-04-28

申请号：DE102010045325

申请日：2010-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60

公开(公告)号：DE102007038322A1

公开(公告)日：2008-04-24

申请号：DE102007038322

申请日：2007-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  RUSS CHRISTIAN

IPC: H01L23/60

Abstract: An ESD protection device includes an MOS transistor with a source region, drain region and gate region. A node designated for ESD protection is electrically coupled to the drain. A diode is coupled between the gate and source, wherein the diode would be reverse biased if the MOS transistor were in the active operating region.

公开(公告)号：DE102007038322B4

公开(公告)日：2021-09-09

申请号：DE102007038322

申请日：2007-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  RUSS CHRISTIAN

IPC: H01L23/60 ,  H01L23/52 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleiteranordnung mit:einem Halbleiterkörper (140) von einem ersten Leitfähigkeitstyp;einem dotierten Draingebiet (102) von einem zweiten Leitfähigkeitstyp, das an einer Oberfläche des Halbleiterkörpers (140) angeordnet ist, wobei der zweite Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp ist;einem dotierten Sourcegebiet (108) vom zweiten Leitfähigkeitstyp, das an der Oberfläche des Halbleiterkörpers (140) angeordnet und lateral von dem dotierten Draingebiet (102) durch ein Gebiet vom ersten Leitfähigkeitstyp beabstandet ist;einem Gate (104), von dem zumindest ein Teilbereich isolierend über dem Gebiet vom ersten Leitfähigkeitstyps liegt, wobei das Gate (104) ein erstes Gebiet (146) vom zweiten Leitfähigkeitstyp angrenzend an das dotierte Sourcegebiet (108) und das dotierte Draingebiet (102), wodurch ein zweites Diodengebiet ausgebildet wird, und ein zweites Gebiet (144) vom ersten Leitfähigkeitstyp, das direkt an das erste Gebiet (146) vom zweiten Leitfähigkeitstyp angrenzt, wodurch ein erstes Diodengebiet ausgebildet wird, umfasst; undeinem Signalpad (110), das auf dem Halbleiterkörper (140) angeordnet ist, wobei das Signalpad (110) an das dotierte Draingebiet (102) gekoppelt ist, wobeieine zwischen das Gate (104) und das Sourcegebiet (108) geschaltete Diode (141; 147) durch das erste Diodengebiet (144) und das zweite Diodengebiet (146) ausgebildet wird, wobei eine Grenzfläche zwischen den ersten und zweiten Diodengebieten einen ersten Halbleiterübergang ausbildet, und wobei das erste Diodengebiet (144) an das dotierte Sourcegebiet (108) und das zweite Diodengebiet (146) an das Gate (104) gekoppelt ist, und wobeidas Gate (104) weiterhin ein silizidiertes Gebiet (142) umfasst, das über einem Teilbereich des zweiten Gebiets (144) vom ersten Leitfähigkeitstyp angeordnet ist, wobei das silizidierte Gebiet (142) sich nicht über den ersten Halbleiterübergang erstreckt.

公开(公告)号：DE102007063829B3

公开(公告)日：2019-06-27

申请号：DE102007063829

申请日：2007-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  RUSS CHRISTIAN

IPC: H01L23/60

Abstract: ESD-Schutzanordnung mit:einem planaren MOS-Transistor (100), der ein Gate-Gebiet mit einem Gate (104), ein Drain-Gebiet (102) und ein Source-Gebiet (108) umfasst;einem vor ESD zu schützenden Knoten, der elektrisch mit dem Drain-Gebiet (102) verbunden ist;einer internen parasitären Drain-Gate-Kapazität (112); undeiner Diode (141; 147), die direkt mit dem Gate (104) und dem Source-Gebiet (108) verbunden ist, wobei die Diode (141; 147) in Sperrrichtung betrieben wird, wenn der MOS-Transistor in dem aktiven Arbeitsbereich ist, wobeidie Diode (141; 147) eine Polysiliziumdiode umfasst, die in das Gate-Gebiet der MOS-Anordnung (100) eingebettet ist.