公开(公告)号：DE102009035953B4

公开(公告)日：2019-04-25

申请号：DE102009035953

申请日：2009-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/06 ,  H01L29/74

Abstract: Halbleiteranordnung (100), aufweisend:• einen in einem Substrat (5) angeordneten ersten dotierten Bereich (20);• einen in dem ersten dotierten Bereich angeordneten ersten Source-/Drainbereich (42), wobei der erste Source-/Drainbereich (42) einen ersten Leitfähigkeitstyp aufweist und der erste dotierte Bereich (20) einen zweiten Leitfähigkeitstyp aufweist, wobei der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp entgegengesetzt sind, wobei der erste Source-/Drainbereich (42) mit einem zu schützenden Knoten (RF-I/O) gekoppelt ist;• einen mit einem ersten Stromversorgungspotentialknoten (VDD) gekoppelten zweiten Source-/Drainbereich (41), wobei der zweite Source-/Drainbereich (41) mit dem ersten dotierten Bereich (20) gekoppelt ist;• eine über eine Triggerschaltung mit dem ersten Stromversorgungspotentialknoten (VDD) gekoppelte Gateelektrode (45), wobei der erste Source-/Drainbereich (42), der zweite Source-/Drainbereich (41), der erste dotierte Bereich (20) und die Gateelektrode (45) einen Transistor (40) bilden, wobei der Transistor (40) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem ersten Stromversorgungspotentialknoten (VDD) bildet;• einen angrenzend an den ersten dotierten Bereich (20) angeordneten zweiten dotierten Bereich (30), wobei der zweite dotierte Bereich (30) den ersten Leitfähigkeitstyp aufweist; und• einen in dem zweiten dotierten Bereich (30) angeordneten Anschlussbereich (50), wobei der Anschlussbereich (50) den zweiten Leitfähigkeitstyp aufweist und mit einem zweiten Stromversorgungspotentialknoten (VSS) gekoppelt ist, wobei der erste Source-/Drainbereich (42), der erste dotierte Bereich (20), der zweite dotierte Bereich (30) und der Anschlussbereich (50) einen Thyristor (90) bilden, wobei der Thyristor (90) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem zweiten Stromversorgungspotentialknoten (VSS) bildet, und• wobei die Triggerschaltung einen Widerstand (31) zwischen der Gateelektrode (45) und dem ersten Stromversorgungspotentialknoten (VDD) und einen zwischen die Gateelektrode (45) und dem zweiten Stromversorgungspotentialknoten (VSS) geschalteten Kondensator (C1) umfasst.

公开(公告)号：DE102011056317B4

公开(公告)日：2019-07-18

申请号：DE102011056317

申请日：2011-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  ILLE ADRIEN BENOIT ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L29/78

Abstract: Schaltung gegen elektrostatische Entladung (100), kurz ESD-Schaltung genannt, zum Bereitstellen eines Schutzes zwischen einem ersten Knoten und einem zweiten Knoten, wobei die ESD-Schaltung (100) Folgendes aufweist:• ein erstes MOS-Bauelement (T1) mit einer an einen ersten Knoten gekoppelten ersten Source-/Drainelektrode (D1) und einer an einen Zwischenknoten (102) gekoppelten zweiten Source-/Drainelektrode (S1);• einen zwischen eine Gateelektrode des ersten MOS-Bauelements (T1) und den ersten Knoten gekoppelten ersten Kondensator (C1);• einen zwischen die Gateelektrode des ersten MOS-Bauelements (T1) und den Zwischenknoten (102) gekoppelten ersten Widerstand (R1),• wobei ein Knoten zwischen dem ersten Widerstand (R1) und dem ersten Kondensator (C1) direkt elektrisch leitend mit der Gateelektrode des ersten MOS-Bauelements (T1) verbunden ist, und• wobei der erste Kondensator (C1) und der erste Widerstand (R1) in Hochpasskonfiguration verschaltet sind deren Eingang von dem ersten Knoten und dem Zwischenknoten (102) und deren Ausgang von der Gateelektrode des ersten MOS-Bauelements (T1) und dem Zwischenknoten (102) gebildet wird;• ein zweites MOS-Bauelement (T2) mit einer an den Zwischenknoten (102) gekoppelten ersten Source-/Drainelektrode (D2) und einer an den zweiten Knoten gekoppelten zweiten Source-/Drainelektrode (S2);• einen zwischen eine Gateelektrode des zweiten MOS-Bauelements (T2) und den ersten Knoten gekoppelten zweiten Kondensator (C2) und• einen zwischen die Gateelektrode des zweiten MOS-Bauelements (T2) und den zweiten Knoten gekoppelten zweiten Widerstand (R2),• wobei ein Knoten zwischen dem zweiten Widerstand (R2) und dem zweiten Kondensator (C2) direkt elektrisch leitend mit der Gateelektrode des zweiten MOS-Bauelements (T2) verbunden ist, und• wobei der zweite Kondensator (C2) und der zweite Widerstand (R2) in Hochpasskonfiguration verschaltet sind deren Eingang von dem ersten Knoten und dem zweiten Knoten und deren Ausgang von der Gateelektrode des zweiten MOS-Bauelements (T1) und dem zweiten Knoten gebildet wird.

公开(公告)号：DE102011051432A1

公开(公告)日：2012-01-05

申请号：DE102011051432

申请日：2011-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD ,  LANGGUTH GERNOT ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H02H9/04 ,  H03K17/0812

Abstract: Verschiedene Ausführungsbeispiele beziehen sich auf Techniken zum Schutz von Schaltungen (604) vor elektrostatischen Entladungen. Ein Triggerelement (314), ein Reglerelement (318) und ein Gatetreiberelement (316) können vorgesehen sein, um einen variablen Widerstand (308) während des Vorliegens eines ESD-Pulses zu regeln.

公开(公告)号：DE102008061634A1

公开(公告)日：2009-08-13

申请号：DE102008061634

申请日：2008-12-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HODEL UWE ,  SOLDNER WOLFGANG

IPC: H01L23/60

公开(公告)号：DE102010045325A1

公开(公告)日：2011-04-28

申请号：DE102010045325

申请日：2010-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60

公开(公告)号：DE102009035953A1

公开(公告)日：2010-04-29

申请号：DE102009035953

申请日：2009-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/06

Abstract: A semiconductor device for protecting against an electro static discharge is disclosed. In one embodiment, the semiconductor device includes a first low doped region disposed in a substrate, a first heavily doped region disposed within the first low doped region, the first heavily doped region comprising a first conductivity type, and the first low doped region comprising a second conductivity type, the first and the second conductivity types being opposite, the first heavily doped region being coupled to a node to be protected. The semiconductor device further includes a second heavily doped region coupled to a first power supply potential node, the second heavily doped region being separated from the first heavily doped region by a portion of the first low doped region, and a second low doped region disposed adjacent the first low doped region, the second low doped region comprising the first conductivity type. A third heavily doped region is disposed in the second low doped region, the third heavily doped region comprising the second conductivity type and being coupled to a second power supply potential node.

公开(公告)号：DE102007050420A1

公开(公告)日：2008-05-15

申请号：DE102007050420

申请日：2007-10-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD ,  SOLDNER WOLFGANG

IPC: H01L23/60

Abstract: AN ESD protection arrangement is provided which comprises an ESD protection device coupled between a terminal pad of an integrated semiconductor circuit and a supply voltage rail and a compensation loop provided between the terminal pad and an internal circuit node of the ESD protection device. The compensation loop comprises a phase shifting element to provide a predetermined phase shift between an input voltage of the ESD protection device and a compensation voltage supplied to the internal circuit node of the ESD protection device.

公开(公告)号：DE102011054700B4

公开(公告)日：2019-01-17

申请号：DE102011054700

申请日：2011-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60

Abstract: Halbleiterbauelement, aufweisend:• einen in einem Halbleiterkörper angeordneten ESD-Bereich;• einen auf einem zweiten Bauelementebereich (20) eines zweiten Leitfähigkeitstyps angeordneten ersten Bauelementebereich (18) eines ersten Leitfähigkeitstyps, wobei der zweite Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der erste Bauelementebereich (18) mit einem ersten ESD-Knoten (16) gekoppelt ist und wobei der zweite Bauelementebereich (20) in dem ESD-Bereich angeordnet ist;• einen auf dem zweiten Bauelementebereich (20) angeordneten dritten Bauelementebereich (204) des zweiten Leitfähigkeitstyps, wobei der dritte Bauelementebereich (204) eine höhere Leitfähigkeit als der zweite Bauelementebereich (20) aufweist;• einen an dem zweiten Bauelementebereich (20) angrenzenden vierten Bauelementebereich (22) des ersten Leitfähigkeitstyps, wobei der vierte Bauelementebereich (22) in dem ESD-Bereich angeordnet ist;• einen in dem vierten Bauelementebereich (22) angeordneten fünften Bauelementebereich (24) des zweiten Leitfähigkeitstyps, wobei der erste Bauelementebereich (18), der zweite Bauelementebereich (20), der vierte Bauelementebereich (22) und der fünfte Bauelementebereich (24) einen gesteuerten Halbleitergleichrichter bilden, wobei der fünfte Bauelementebereich (24) mit einem zweiten ESD-Knoten (34) gekoppelt ist; und• einen an den vierten Bauelementebereich (22) angrenzenden sechsten Bauelementebereich (54) des zweiten Leitfähigkeitstyps, wobei eine Grenzfläche zwischen dem vierten Bauelementebereich (22) und dem sechsten Bauelementebereich (54) eine Diodensperrschicht (51) bildet,• wobei das Halbeleiterbauelement derart eingerichtet ist, dass ein Triggerstrom des gesteuerten Halbleitergleichrichters mittels Anlegens einer Vorspannung an die Diodensperrschicht moduliert wird.

公开(公告)号：DE102010045325B4

公开(公告)日：2014-12-11

申请号：DE102010045325

申请日：2010-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  LANGGUTH GERNOT DR ,  RUSS CHRISTIAN DR ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/088 ,  H01L29/74

Abstract: ESD-Schutzschaltung (100, 200, 300, 400, 500, 600, 1100), umfassend: einen ersten Transistor (102, 202, 302, 402_1, 502, 502_1, 602) mit einem an eine erste Versorgungsleitung (110, 210, 310, 410, 510, 610, 1110) direkt leitend verbundenen ersten Anschluss (108) und einem an eine zweite Versorgungsleitung (114, 214, 314, 414, 514, 614, 1114) direkt leitend verbundenen Bulk (109); einen zweiten Transistor (104, 204, 304, 404_1, 504, 504_1, 604) mit einem an die zweite Versorgungsleitung direkt leitend verbundenen ersten Anschluss (112), einem an die erste Versorgungsleitung direkt leitend verbundenen Bulk (111) und einem an einen zweiten Anschluss (116) des ersten Transistors direkt leitend verbundenen zweiten Anschluss (118), um einen geschützten Knoten (120, 1120) zu definieren; und ein Strombegrenzungselement (106) mit einem an den geschützten Knoten direkt leitend verbundenen ersten Anschluss (122); und eine an einen zweiten Anschluss (124) des Strombegrenzungselements direkt leitend verbundene primäre ESD-Schutzstufe (152, 652, 752, 952, 1052).

公开(公告)号：DE102011056317A1

公开(公告)日：2012-07-12

申请号：DE102011056317

申请日：2011-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  ILLE ADRIEN BENOIT ,  RUSS CHRISTIAN CORNELIUS ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L29/78

Abstract: Bei einer Ausführungsform enthält eine Schaltung gegen elektrostatische Entladung (ESD) (100) zum Bereitstellen eines Schutzes zwischen einem ersten Knoten und einem zweiten Knoten ein erstes MOS-Bauelement (T1) mit einer an einen ersten Knoten gekoppelten ersten Source-/Drainelektrode und (D1) einer an einen Zwischenknoten (102) gekoppelten zweite100) enthält auch einen zwischen eine Gateelektrode des ersten MOS-Bauelements (T1) und den ersten Knoten gekoppelten ersten Kondensator (C1); einen zwischen die Gateelektrode des ersten MOS-Bauelements (T1) und den Zwischenknoten (102) gekoppelten ersten Widerstand (R1); ein zweites MOS-Bauelement (T2) mit einer an den Zwischenknoten (102) gekoppelten ersten Source-/Drainelektrode (D2) und einer an den zweiten Knoten gekoppelten zweiten Source-/Drainelektrode (S2); einen zwischen eine Gateelektrode des zweiten MOS-Bauelements (T2) und den ersten Knoten gekoppelten zweiten Kondensator (R2) und einen zwischen die Gateelektrode des zweiten MOS-Bauelements (T2) und den zweiten Knoten gekoppelten zweiten Widerstand (R2).