公开(公告)号：DE102011053107A1

公开(公告)日：2012-03-29

申请号：DE102011053107

申请日：2011-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DALLMANN GERALD ,  ROSSLAU HEIKE ,  URBANSKY NORBERT ,  WALLACE SCOTT

IPC: H01L21/60 ,  H01L23/485

Abstract: Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Ausbilden eines Halbleiterbauelements, das Folgendes aufweist: Ausbilden einer Struktur, wobei die Struktur mindestens ein erstes Element und ein zweites Element enthält; und Ausbilden einer Passivierungsschicht (1010) über der Struktur, wobei die Passivierungsschicht (1010) mindestens das erste Element und das zweite Element enthält, wobei das erste Element und das zweite Element der Passivierungsschicht (1010) von der Struktur kommen.

公开(公告)号：DE102011053356A1

公开(公告)日：2012-04-05

申请号：DE102011053356

申请日：2011-09-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DALLMANN GERALD ,  MEINHOLD DIRK ,  VATER ALFRED

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/522

Abstract: Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Ausbilden einer Halbleiterstruktur, das Folgendes umfasst: Bereitstellen eines Werkstücks (205); Ausbilden einer dielektrischen Barrierenschicht (230) über dem Werkstück (205); Ausbilden einer Öffnung durch die dielektrische Barrierenschicht (230); Ausbilden einer Keimschicht (250) über der dielektrischen Barrierenschicht (230) und in der dielektrischen Barrierenschichtöffnung (232, 234) und Elektroplattieren einer ersten Füllschicht (272, 274) auf der Keimschicht (250).

公开(公告)号：DE10344502A1

公开(公告)日：2005-05-04

申请号：DE10344502

申请日：2003-09-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PYPER OLIVER ,  DALLMANN GERALD ,  WEBER DETLEF

IPC: H01L21/82 ,  H01L21/316 ,  H01L23/28 ,  H01L23/525

Abstract: Process for applying protective layers to fuse strip conductors comprises covering a semiconductor arrangement with a passivating layer (4), carrying out an additional lithographic/etching process to expose contact pads and fuse strip conductors, applying a protective layer (8) on the semiconductor arrangement, and carrying out a further lithographic/etching process in which the contact pads are exposed and etched.