Ein Wafer und ein Verfahren zum Vereinzeln eines Wafers

    公开(公告)号:DE102008049059B4

    公开(公告)日:2014-12-31

    申请号:DE102008049059

    申请日:2008-09-26

    Abstract: Verfahren zum Vereinzeln eines Halbleiterwafers (110), wobei das Verfahren folgende Schritte aufweist: Nassätzen von Schlitzlinien des Halbleiterwafers (110); und Trockenätzen von Schlitzlinien des Halbleiterwafers (110), wobei der Halbleiterwafer (110) ein Substrat (210) mit einer Hauptoberfläche, einem Schichtstapel, der auf der Hauptoberfläche angeordnet ist, und einer Mehrzahl von Schaltungen, die lateral innerhalb des Halbleiterwafers verteilt sind, aufweist, wobei die Schaltungen voneinander durch eine oder mehrere Schlitzlinienregionen getrennt sind, wobei der Schichtstapel ein leitfähiges Material innerhalb der Schlitzlinienregionen aufweist, wobei das Nassätzen zumindest einen Teil des leitfähigen Materials innerhalb der Schlitzlinienregionen ätzt, und wobei das Trockenätzen nach dem Nassätzen ausgeführt wird und zumindest einen Teil des Substrats (210) innerhalb der Schlitzlinienregionen ätzt.

    Halbleiterstruktur und Verfahren zu deren Herstellung

    公开(公告)号:DE102011053356A1

    公开(公告)日:2012-04-05

    申请号:DE102011053356

    申请日:2011-09-07

    Abstract: Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Ausbilden einer Halbleiterstruktur, das Folgendes umfasst: Bereitstellen eines Werkstücks (205); Ausbilden einer dielektrischen Barrierenschicht (230) über dem Werkstück (205); Ausbilden einer Öffnung durch die dielektrische Barrierenschicht (230); Ausbilden einer Keimschicht (250) über der dielektrischen Barrierenschicht (230) und in der dielektrischen Barrierenschichtöffnung (232, 234) und Elektroplattieren einer ersten Füllschicht (272, 274) auf der Keimschicht (250).

Patent Agency Ranking