公开(公告)号：WO2004023274A3

公开(公告)日：2004-05-06

申请号：PCT/DE0302430

申请日：2003-07-18

Applicant: INFINEON TECHNOLOGIES AG ,  GAIL MARKUS ,  OTTERSTEDT JAN

Inventor： GAIL MARKUS ,  OTTERSTEDT JAN

IPC: G06F11/28 ,  G06F21/52 ,  G06F21/71 ,  G06F1/00

CPC classification number: G06F21/71 ,  G06F9/321 ,  G06F9/3861 ,  G06F11/28 ,  G06F21/52

Abstract: The invention relates to a data processing device with an execution unit (1) and a process controller (2) comprising a programme counter (4). Said data processing device is provided with a programme counter sensor (20), comprising means for determining the address of the command which is next to be carried out and has a comparator which compares the determined address with the content of the programme counter and on a difference occurring sets off an alarm signal (25).

Abstract translation: 本发明涉及一种具有执行单元（1）和具有程序计数器（4）的序列控制器（2）的数据处理设备。 根据本发明的数据处理装置，配备有具有装置，其也确定下一个要执行的指令的地址的程序计数器传感器（20），并且具有比较与程序计数器和的内容所确定的地址（在有偏差的报警信号的情况下的比较器 25）触发器。

公开(公告)号：DE102019125943A1

公开(公告)日：2021-04-01

申请号：DE102019125943

申请日：2019-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAACKMANN PETER ,  GAIL MARKUS

IPC: G07C11/00

Abstract: Gemäß einem Ausführungsbeispiel wird eine Verbrauchskomponenten-Vorrichtung beschrieben aufweisend einen Aufnahmebereich zum Aufnehmen eines Stoffs oder Materials, welches unter Steuerung einer Verbrauchereinrichtung verbraucht wird, einen Authentifikationsschaltkreis zum Authentifizieren der Verbrauchereinrichtung und einen Schalter, der mit dem Authentifikationsschaltkreis gekoppelt ist. Der Authentifikationsschaltkreis ist eingerichtet, den Schalter derart zu steuern, dass die Verbrauchskomponenten-Vorrichtung nur dann aktivierbar ist, wenn die Verbrauchereinrichtung mittels des Authentifikationsschaltkreises authentifiziert ist und dass die Verbrauchskomponenten-Vorrichtung deaktiviert ist, wenn die Verbrauchereinrichtung mittels des Authentifikationsschaltkreises nicht authentifiziert ist.

公开(公告)号：DE102013213316A1

公开(公告)日：2014-01-16

申请号：DE102013213316

申请日：2013-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER WIELAND ,  GAIL MARKUS ,  GAMMEL BERNDT ,  GOETTFERT RAINER

IPC: G06F7/58

Abstract: Ein Zufallsbitstromgenerator zur Erzeugung eines Zufallsbitstroms umfasst eine Vielzahl von Rückkopplungsschieberegistern, die konfiguriert sind, um eine Vielzahl von Bitwerten zu speichern, die einen internen Zustand des Zufallsbitstromgenerators repräsentieren, wobei jedes Rückkopplungsschieberegister einen Registereingang und einen Registerausgang umfasst. Der Zufallsbitstromgenerator umfasst weiterhin eine boolesche Ausgabefunktion, die konfiguriert ist, um die Vielzahl von Registerausgaben von der Vielzahl von Rückkopplungsregistern zu empfangen, um eine erste boolesche Verknüpfung der Vielzahl von Registerausgaben durchzuführen und um ein entsprechendes Ausgabebit zu liefern, wobei eine Vielzahl von aufeinanderfolgenden Ausgabebits den Zufallsbitstrom bilden. Der Zufallsbitstromgenerator umfasst außerdem eine Rückkopplungsschleife, die konfiguriert ist, um eine zweite boolesche Verknüpfung des Ausgabebits mit mindestens einem Registerrückkopplungsbit von mindestens einem der Rückkopplungsschieberegister durchzuführen, sodass die Registereingabe des mindestens einen Rückkopplungsschieberegisters eine Funktion des Ausgabebits ist. Außerdem wird ein Verfahren zur Erzeugung eines Zufallsbitstroms offengelegt.

公开(公告)号：DE50214473D1

公开(公告)日：2010-07-15

申请号：DE50214473

申请日：2002-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAIL MARKUS ,  HESS ERWIN ,  POCKRANDT WOLFGANG ,  WEDEL ARMIN

IPC: H04L9/32 ,  G07F7/08 ,  G07F7/10 ,  H03K3/84

公开(公告)号：DE102019126107A1

公开(公告)日：2021-04-01

申请号：DE102019126107

申请日：2019-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAIL MARKUS ,  OTTERSTEDT JAN ,  PETERS CHRISTIAN

IPC: G11C13/00

Abstract: Gemäß einem Ausführungsbeispiel wird eine Speicheranordnung beschrieben aufweisend einen Speicher, aufweisend eine Mehrzahl von Speicherzellen, wobei jede Speicherzelle ein Material aufweist, dessen Widerstand änderbar ist, und wobei der Speicher zum Speichern von Daten basierend auf einer Einstellung des Widerstands des Materials in den Speicherzellen eingerichtet ist, und eine Speichersteuereinrichtung, eingerichtet zum Durchführen von mindestens einem ersten Speicherzellen-Initiierungsprozess und einem zweiten Speicherzellen-Initiierungsprozess, wobei ein Speicherzellen-Initiierungsprozess aus mehreren Initiierungsoperationen besteht, wobei bei jeder Initiierungsoperation einer Speicherzelle, auf die der Speicherzellen-Initiierungsprozess angewendet wird, ein Stromimpuls zugeführt wird, wobei sich der erste Speicherzellen-Initiierungsprozess und der zweite Speicherzellen-Initiierungsprozess in einem oder mehreren elektrischen Parametern unterscheiden, und eingerichtet, einen ersten Teil der Speicherzellen mittels des ersten Speicherzellen-Initiierungsprozesses und einen zweiten Teil der Speicherzellen mittels des zweiten Speicherzellen-Initiierungsprozesses zu initiieren.

公开(公告)号：DE102013114953A1

公开(公告)日：2014-07-10

申请号：DE102013114953

申请日：2013-12-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIRSCHERL GERD ,  GAIL MARKUS ,  JANKE MARCUS

IPC: G06F21/00

Abstract: Ein eingebettetes Sicherheitsmodul (102) enthält einen Sicherheitsprozessor (122), einen flüchtigen und nichtflüchtigen Speicher und eine Schnittstelle (116). Der Sicherheitsprozessor (122) enthält Transistoren, die in einer oder mehreren Halbleiterschichten eines Halbleiter-Die ausgebildet sind, und implementiert eine oder mehrere sicherheitsrelevante Funktionen an Daten und/oder Code, auf die der Sicherheitsprozessor (122) zugreift. Der flüchtige Speicher wird auf dem gleichen Halbleiter-Die wie der Sicherheitsprozessor (122) hergestellt und speichert die Daten und/oder den Code, auf die der Sicherheitsprozessor (122) zugreift. Der nichtflüchtige Speicher enthält nichtflüchtige Speicherzellen, die über jeder Halbleiterschicht des Halbleiter-Die angeordnet sind, und speichert die Daten und/oder den Code sicher, auf die der Sicherheitsprozessor (122) zugreift, und Sicherheitsinformationen bezüglich der Daten und/oder des Codes, auf die der Sicherheitsprozessor (122) zugreift. Die Schnittstelle (116) wird auf dem gleichen Halbleiter-Die wie der Sicherheitsprozessor (122) hergestellt und liefert eine Kommunikationsschnittstelle (116) für den Sicherheitsprozessor (122).

公开(公告)号：DE10352383B4

公开(公告)日：2006-02-09

申请号：DE10352383

申请日：2003-11-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAMMEL BERNDT M ,  DIRSCHERL GERD ,  SMOLA MICHAEL ,  GAIL MARKUS

IPC: B81B3/00 ,  G01L9/00 ,  G01L9/02 ,  G01L13/06 ,  G01L19/08 ,  G01L19/12

公开(公告)号：DE10240088A1

公开(公告)日：2004-03-18

申请号：DE10240088

申请日：2002-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAIL MARKUS ,  OTTERSTEDT JAN

IPC: G06F11/28 ,  G06F21/52 ,  G06F21/71 ,  G06F12/14

公开(公告)号：AT470285T

公开(公告)日：2010-06-15

申请号：AT02751002

申请日：2002-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAIL MARKUS ,  HESS ERWIN ,  POCKRANDT WOLFGANG ,  WEDEL ARMIN

IPC: H04L9/32 ,  G07F7/08 ,  G07F7/10 ,  H03K3/84

公开(公告)号：AT407415T

公开(公告)日：2008-09-15

申请号：AT99947346

申请日：1999-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAIL MARKUS ,  POCKRANDT WOLFGANG ,  WEDEL ARMIN ,  HESS ERWIN

IPC: G06F12/14 ,  G07F7/10 ,  G06F21/02 ,  G06F21/24 ,  G06K19/073 ,  G11C16/10 ,  H03K19/173

Abstract: A circuit configuration includes at least one nonvolatile, electrically erasable and writable memory area. Each memory area is assigned a nonvolatile, electrically writable and erasable flag memory, which is connected through an address line, a programming line and an authentication line to the assigned memory area, a programming voltage source and a data verification circuit. In the event of an alteration in the content of a memory area, the state of the associated flag memory is changed and, after verification of the programmed memory area content, the flag memory is returned to its basic state.