GLEICHSTROMVERSORGUNGSSCHALTUNG, OSZILLATORSCHALTUNG UND VERFAHREN ZUM ERZEUGEN EINES GLEICHSTROMVERSORGUNGSSIGNALS

    公开(公告)号:DE102013218406B9

    公开(公告)日:2021-04-29

    申请号:DE102013218406

    申请日:2013-09-13

    Abstract: Gleichstromversorgungsschaltung, welche Folgendes aufweist: einen Ausgang (107), welcher zum Bereitstellen eines Gleichstromversorgungssignals (109) an ein HF-Element (103) zum Erzeugen eines HF-Ausgangssignals (111) konfiguriert ist; undeinen Eingang (105), welcher zum Empfangen des HF-Ausgangssignals (111) konfiguriert ist;wobei die Gleichstromversorgungsschaltung zum Erzeugen desGleichstromversorgungssignals (109) auf der Grundlage des empfangenen HF-Ausgangssignals (111) konfiguriert ist;wobei die Gleichstromversorgungsschaltung zum Bereitstellen mehrerer Oszillatorsignale (427a-427d) auf der Grundlage des empfangenen HF-Ausgangssignals (111) konfiguriert ist;wobei unterschiedliche Oszillatorsignale der mehreren Oszillatorsignale (427a-427d) unterschiedliche Phasen aufweisen; undwobei die Gleichstromversorgungsschaltung zum Erzeugen desGleichstromversorgungssignals (109) auf der Grundlage der mehreren Oszillatorsignale (427a-427d) konfiguriert ist.

    Empfängertest-Schaltungen, -Systeme und -Verfahren

    公开(公告)号:DE102011003276A1

    公开(公告)日:2011-08-04

    申请号:DE102011003276

    申请日:2011-01-27

    Abstract: Ausführungsbeispiele beziehen sich auf Vorrichtungen, Systeme und Verfahren zum Testen von Hochfrequenzempfängern. Bei einem Ausführungsbeispiel umfasst ein Verfahren ein Integrieren eines Pulsfolgegenerators und eines Empfängers in eine integrierte Schaltung; Erzeugen einer Pulsfolge durch den Pulsfolgegenerator und Anlegen der Pulsfolge an einen Eingang des Empfängers; Messen von zumindest einer Eigenschaft der Pulsfolge; und Bestimmen zumindest einer Charakteristik des Empfängers unter Verwendung der zumindest einen Eigenschaft der Pulsfolge. Bei einem Ausführungsbeispiel umfasst eine integrierte Schaltung einen Empfänger und einen Pulsfolgegenerator, der konfiguriert ist, um eine Pulsfolge zu erzeugen und die Pulsfolge an einen Eingang des Empfängers anzulegen, wobei zumindest eine Charakteristik des Empfängers unter Verwendung zumindest einer gemessenen Eigenschaft der Pulsfolge bestimmt werden kann.

    Oszillatorschaltung
    4.
    发明专利

    公开(公告)号:DE102014220038A1

    公开(公告)日:2016-04-07

    申请号:DE102014220038

    申请日:2014-10-02

    Abstract: Ausführungsformen der vorliegenden Erfindung stellen eine Oszillatorschaltung für einen spannungsgesteuerten Oszillator bereit, wobei die Oszillatorschaltung erste und zweite gekoppelte Übertragungsleitungen umfasst, wobei die Oszillatorschaltung zum Bereitstellen einer veränderlichen Lastimpedanz an einem ersten Ende einer Signalleitung der ersten Übertragungsleitung eingerichtet ist, so dass eine veränderliche Induktivität zwischen ersten und zweiten Enden einer Signalleitung der zweiten Übertragungsleitung in Abhängigkeit von der veränderlichen Lastimpedanz bereitgestellt wird, wobei die Oszillatorschaltung eingerichtet ist zum Einstellen der zwischen den ersten und zweiten Enden der Signalleitung der zweiten Übertragungsleitung bereitgestellten veränderlichen Induktivität durch Einstellen der am ersten Ende der Signalleitung der ersten Übertragungsleitung bereitgestellten veränderlichen Lastimpedanz, wobei die zwischen den ersten und zweiten Enden der Signalleitung der zweiten Übertragungsleitung bereitgestellte veränderliche Induktivität ein frequenzbestimmendes Element der Oszillatorschaltung bildet.

    Millimeter-Wellensender auf einem Chip, Verfahren zur Kalibration davon und Millimeter-Wellen-Leistungssensor auf einem Chip

    公开(公告)号:DE102015106468A1

    公开(公告)日:2015-12-31

    申请号:DE102015106468

    申请日:2015-04-27

    Abstract: Die vorliegende Erfindung betrifft einen Millimeter-Wellensender auf einem Chip, der zumindest einen Sendepfad, der mit einem Oszillator koppelbar ist, und einen On-Chip-Leistungssensor umfasst, um zumindest einen Teil einer Sendeleistung, die über den zumindest einen Sendepfad übermittelt wird, zu messen. Die vorliegende Erfindung betrifft ferner ein Verfahren zum Kalibrieren eines Millimeter-Wellensenders auf einem Chip und einen On-Chip-Leistungssensor, der mit zumindest einem Sendepfad eines Millimeter-Wellensenders koppelbar ist. Die Ausführungsformen der vorliegenden Erfindung stellen eine direkte Messung von Sendeleistung bereit, die innerhalb eines einzelnen der Sendepfade des Millimeter-Wellensenders bereitgestellt ist.

    7.
    发明专利
    未知

    公开(公告)号:DE59812404D1

    公开(公告)日:2005-01-27

    申请号:DE59812404

    申请日:1998-09-07

    Inventor: KNAPP HERBERT

    Abstract: A frequency scaler with an input side f/2 frequency divider (H) which forms an intermediate signal (1) from an input signal (IN) with frequency f, the intermediate signal having only the frequency f/2. A device for synchronised inversion (DINV) which, independently of a control signal (MOD), in the case of a required frequency scaling factor of 1/N, switches the intermediate signal (1) directly through to an input of a scaler-expander (EXT) and in the case of a required frequency scaling factor 1/(N+1), the intermediate signal is inverted after N-periods and synchronised with the intermediate signal and switched through to the input of the scaler-expander, in which the output of the scaler-expander supplies an output signal (OUT) with frequency f/N or f/(N+1).

    8.
    发明专利
    未知

    公开(公告)号:DE59812296D1

    公开(公告)日:2004-12-30

    申请号:DE59812296

    申请日:1998-09-08

    Abstract: The frequency divider includes a frequency divider element (H) which forms a first intermediate signal (1) with half the frequency (f) of an input signal (IN). An intermediate divider (4/5) produces a second intermediate signal (2) with a frequency of one eighth of the input signal, or of one tenth of the input signal, by dividing the first intermediate signal through four or five, respectively, in response to a switching signal (U). A divider expansion (EXT) is equipped with 2 divider stages (FF5... FF8), in which its next to the last divider stage (FF7) produces an output signal (OUT) with a frequency of f/N and/or f/(N+1). A combination circuit (A3) produces the switching signal from a control signal (MOD) and output signals (3... 6) of the divider expansion.

    Oszillatorschaltung
    9.
    发明专利

    公开(公告)号:DE102014220038B4

    公开(公告)日:2025-02-06

    申请号:DE102014220038

    申请日:2014-10-02

    Abstract: Spannungsgesteuerter Oszillator (200), umfassend:eine Oszillatorschaltung (100); undeine Arbeitspunkt-Steuerschaltungseinheit 202;wobei die Oszillatorschaltung (100) einen Transistor (T1) und erste und zweite gekoppelte Übertragungsleitungen (102, 104) umfasst, wobei die Oszillatorschaltung (100) eingerichtet ist, eine veränderliche Lastimpedanz an einem ersten Ende (114) einer Signalleitung (106) der ersten Übertragungsleitung (102) bereitzustellen, so dass eine veränderliche Induktivität zwischen ersten und zweiten Enden (116, 118) einer Signalleitung (110) der zweiten Übertragungsleitung (104) in Abhängigkeit von der veränderlichen Lastimpedanz bereitgestellt wird, wobei die Oszillatorschaltung (100) eingerichtet ist, die zwischen den ersten und zweiten Enden (116, 118) der Signalleitung (110) der zweiten Übertragungsleitung (104) bereitgestellte veränderliche Induktivität durch Einstellen der am ersten Ende (114) der Signalleitung (106) der ersten Übertragungsleitung (102) bereitgestellten veränderlichen Lastimpedanz einzustellen, wobei die zwischen den ersten und zweiten Enden (116, 118) der Signalleitung (110) der zweiten Übertragungsleitung (104) bereitgestellte veränderliche Induktivität ein frequenzbestimmendes Element der Oszillatorschaltung (100) bildet;wobei die zweite Übertragungsleitung (104) in Reihe zwischen einer Basis des Transistors (T1) und einem Knoten (VB2) der Arbeitspunkt-Steuerschaltungseinheit (202) geschaltet ist.

    SYSTEME UND VERFAHREN ZUM KASKADIEREN VON RADAR-CHIPS MIT EINEM BUFFER MIT GERINGER LECKAGE

    公开(公告)号:DE102016101318A1

    公开(公告)日:2016-08-25

    申请号:DE102016101318

    申请日:2016-01-26

    Abstract: Es wird eine kaskadierte Radarsensoranordnung beschrieben. Die Anordnung weist einen ersten Puffer und einen zweiten Puffer auf. Der erste Puffer befindet sich innerhalb eines ersten Radarchips und weist einen Schalter auf und ist dazu ausgebildet, in einem Inaktiv-Modus ein erstes Lecksignal zu reduzieren. Der zweite Puffer befindet sich innerhalb eines zweiten Radarchips und hat einen Inaktiv-Modus. Der zweite Radarchip ist mit dem ersten Radarchip kaskadiert. Eine Steuereinheit ist mit dem ersten Radarchip und dem zweiten Radarchip gekoppelt und dazu ausgebildet, den Inaktiv-Modus für den ersten Puffer einzustellen.

Patent Agency Ranking