公开(公告)号：DE102009008788B4

公开(公告)日：2013-03-28

申请号：DE102009008788

申请日：2009-02-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  KUEK HSIEH TING

IPC: H01L33/38 ,  H01L33/62

Abstract: Halbleiterbauelement (20), aufweisend: eine Halbleiterstruktur (24) mit einer Vielzahl von Schichten, einer zur Lichtemission eingerichteten Hauptoberfläche, und zumindest einer ersten Seite und einer zweiten Seite, welche direkt bei der Hauptoberfläche angeordnet sind, wobei eine erste Schicht (50) einen P-dotierten Bereich auf der ersten Seite und einen ersten Leiterabschnitt auf der zweiten Seite beinhaltet, wobei eine zweite Schicht (52) einen N-dotierten Bereich auf der zweiten Seite und einen zweiten Leiterabschnitt auf der ersten Seite beinhaltet, und wobei die erste Schicht (50) die Hauptoberfläche beinhaltet; eine erste Elektrode (26), die direkt elektrisch mit dem P-dotierten Bereich auf der ersten Seite der Halbleiterstruktur (24) gekoppelt ist; und eine zweite Elektrode (28), die direkt elektrisch mit dem N-dotierten Bereich auf der zweiten Seite der Halbleiterstruktur (24) gekoppelt ist.

公开(公告)号：DE102015109073A1

公开(公告)日：2016-12-15

申请号：DE102015109073

申请日：2015-06-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  KASZTELAN CHRISTIAN ,  FUERGUT EDWARD ,  LEE TECK SIM ,  WANG LEE SHUANG ,  KUEK HSIEH TING ,  MURUGAN SANJAY KUMAR

IPC: H01L23/31 ,  H01L23/495

Abstract: Eine Vorrichtung weist ein Verkapselungsmaterial, eine erste Zuleitung und eine zweite Zuleitung, die aus einer Fläche des Verkapselungsmaterials vorstehen, auf. Die Aussparung erstreckt sich in die Fläche des Verkapselungsmaterials. Eine Erhöhung ist auf der Fläche des Verkapselungsmaterials angeordnet, wobei die erste Zuleitung aus der Erhöhung vorsteht.

公开(公告)号：DE102009008788A1

公开(公告)日：2009-10-01

申请号：DE102009008788

申请日：2009-02-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  KUEK HSIEH TING

IPC: H01L33/38 ,  H01L33/62

Abstract: A semiconductor device including a wafer-level LED includes a semiconductor structure coupled to first and second electrodes. The semiconductor includes a P-doped portion of a first layer to an N-doped portion of a second layer. The first layer includes a surface configured to emit light. The first electrode is electrically coupled to the P-doped portion of the first layer on a first side of the semiconductor structure. The first side is adjacent to the surface that is configured to emit the light. The second electrode is electrically coupled to the N-doped portion of the second layer on a second side of the semiconductor structure. The second side is also adjacent to the surface that configured to emit light.

公开(公告)号：DE102009044561B4

公开(公告)日：2015-05-07

申请号：DE102009044561

申请日：2009-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  KUEK HSIEH TING

IPC: H01L21/58 ,  H01L21/56 ,  H01L21/683

Abstract: Verfahren zum Herstellen eines Halbleiter-Package, umfassend: Bereitstellen eines Trägers; Ausbilden eines Pfostenschlitzes und eines Anschlussschlitzes in dem Träger; Abscheiden eines Pfostens in dem Pfostenschlitz; Abscheiden eines Anschlusses in dem Anschlussschlitz; Ausbilden eines Kapselungsmittelschlitzes in dem Träger, wobei sich der Pfosten erstreckt in und angeordnet ist innerhalb einer Peripherie des Kapselungsmittelschlitzes und sich der Anschluss in den Kapselungsmittelschlitz erstreckt; mechanisches Anbringen eines Halbleiterchips an den Pfosten; elektrisches Verbinden des Chips mit dem Anschluss; Abscheiden eines Kapselungsmittels in dem Kapselungsmittelschlitz; und Entfernen des Trägers von dem Anschluss.

公开(公告)号：DE102009044561A1

公开(公告)日：2010-05-27

申请号：DE102009044561

申请日：2009-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  KUEK HSIEH TING

IPC: H01L21/58 ,  H01L21/56