公开(公告)号：JP2007187667A

公开(公告)日：2007-07-26

申请号：JP2007005374

申请日：2007-01-15

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

Inventor： BAYERER REINHOLD ,  THOBEN MARKUS

IPC: G01R19/00 ,  G01K7/00 ,  H02M1/00 ,  H02M7/5387

CPC classification number: G01R19/0092 ,  G01K7/30 ,  H01L23/34 ,  H01L24/34 ,  H01L27/0248 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/00 ,  H01L2224/37099

Abstract: PROBLEM TO BE SOLVED: To provide a current/temperature measurement method and a current/temperature measuring device in an electronic power circuit. SOLUTION: In the current/temperature measurement method, parasitic components R1, R2, such as a half-bridge circuit (HB) in a three-phase converter, are used. First, a measurement value obtained inaccurately from the parasitic components R1, R2 is compensated during a manufacturing process, such as an electrical final inspection in an electronic power circuit, regarding the current/temperature dependency or voltage dependency of the components. An evaluation process performed during operation includes a process for compensating the temperature or current dependency in the sensor components R1, R2 by using two mutually, linearly, independent measurements and appropriate arithmetic operation in an evaluation unit AE. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：在电子电路中提供电流/温度测量方法和电流/温度测量装置。 解决方案：在电流/温度测量方法中，使用三相转换器中的半桥电路（HB）等寄生元件R1，R2。 首先，关于寄生元件R1，R2不准确地获得的测量值在制造过程中被补偿，例如电子电路中的电气最终检查，关于元件的当前/温度依赖性或电压依赖性。 在操作中执行的评估过程包括通过在评估单元AE中使用两个相互，线性独立的测量和适当的算术运算来补偿传感器组件R1，R2中的温度或电流依赖性的过程。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：WO2006087065A3

公开(公告)日：2008-02-21

申请号：PCT/EP2006000457

申请日：2006-01-19

Applicant: INFINEON TECHNOLOGIES AG ,  BAYERER REINHOLD ,  THOBEN MARKUS

Inventor： BAYERER REINHOLD ,  THOBEN MARKUS

IPC: H01L25/07

CPC classification number: H01L24/73 ,  H01L24/24 ,  H01L24/36 ,  H01L24/40 ,  H01L24/48 ,  H01L24/49 ,  H01L24/82 ,  H01L25/072 ,  H01L2224/2402 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/40137 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8384 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12036 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2224/37099

Abstract: The invention relates to a power semiconductor assembly comprising a support (50), a first semiconductor chip (10) and a second semiconductor chip (20). The first semiconductor chip (10) has a first main connection (11) and a second main connection (12) that are disposed on opposite sides of the first semiconductor chip (10). The second semiconductor chip (20) has a first main connection (21) and a second main connection (22) that are disposed on opposite sides of the second semiconductor chip (20). The first side (51) of the carrier (50) is provided with a metallized structure (60) that has a first section (61) and a spaced-apart second section (62). The first semiconductor chip (10) is disposed on the first side (51) of the carrier (50) and is mechanically and electrically connected to the first section (61) via its second main connection (12). The second semiconductor chip (20) is disposed on the first side (51) of the carrier (50) and is mechanically and electrically connected to the second section (62) via its second main connection (22). The first connection (11) of the semiconductor chip (10) and the first main connection (21) of the second semiconductor chip (20) are electrically connected to each other and to a first connection contact (71) provided for connecting an external load (100) or an external supply voltage.

Abstract translation: 本发明涉及与载体（50），第一半导体芯片（10）和第二半导体芯片（20）的功率半导体器件。 这里，第一主端子（11）和第二主端子（12），其被布置在第一半导体芯片（10）的相对侧上的第一半导体芯片（10）。 第二半导体芯片（20）具有一个第一主端子（21）和第二主端子（22），其被布置在第二半导体芯片（20）的相对两侧。 该载体（50）的第一侧（51）上设置有结构化的金属化（60）具有第一部分（61）和由其（62）间隔开的第二部分。 在第一半导体芯片（10）被布置在所述载体（50）的第一侧（51），并通过它的第二主端子（12）机械地和导电地连接到所述第一部分（61）的装置。 第二半导体芯片（20）被布置在所述载体（50）的第一侧（51）和通过它的第二主端子（22）机械地和导电地连接到所述第二部分（62）的装置。 在第一半导体芯片（10）和第二半导体芯片（20）的第一主端子（21）的第一主端子（11）被提供给彼此和一个外部负载（100）或外部电源第一端子触点（71）的连接导电 互联。

公开(公告)号：DE10062108B4

公开(公告)日：2010-04-15

申请号：DE10062108

申请日：2000-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TADROS YEHIA ,  THOBEN MARKUS ,  PALM GERHARD

IPC: H01L23/10 ,  H01L23/051 ,  H01L23/373 ,  H01L25/07 ,  H01L23/46 ,  H01L25/18

Abstract: An electronic power module includes at least one electronic power device, a DCB ceramic substrate, a heat sink and at least one additional thermal capacitance. The electronic power devices are connected by a sintered layer on their underside to an upper copper layer of the DCB ceramic substrate. The upper copper layer of the DCB ceramic substrate is structured into copper conductor tracks for electrically contacting the power devices. The lower copper layer of the DCB ceramic substrate is connected by a sintered layer to a heat sink. The upper sides of the power devices are connected by a sintered layer to an addition thermal capacitance.

公开(公告)号：DE102014116793B4

公开(公告)日：2018-03-08

申请号：DE102014116793

申请日：2014-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZ ALEXANDER ,  KOCH CHRISTOPH ,  UHLEMANN ANDRE ,  THOBEN MARKUS ,  MANKEL MICHAEL

IPC: H01L23/48 ,  H01L21/60 ,  H01L25/07

Abstract: Leistungshalbleitermodul, das Folgendes aufweist: ein Modulgehäuse (6); einen Schaltungsträger (2) mit einem dielektrischen Isolationsträger (20) und einer oberen Metallisierungsschicht (21), die auf eine Oberseite (20t) des dielektrischen Isolationsträgers (20) aufgebracht ist; einem Halbleiterbauelement (1), das auf dem Schaltungsträger (2) angeordnet ist; einen Hochstromleiter (5) mit einem ersten Abschnitt, der im Inneren des Modulgehäuses (6) angeordnet ist und mit einem zweiten Abschnitt, der von der Außenseite des Modulgehäuses (6) her zugänglich ist, wobei der erste Abschnitt eine Anzahl von N ≥ 4 Fortsätzen (54) aufweist und wobei ein an dem zweiten Abschnitt (42) angebrachtes Gewinde entweder als Außengewinde ausgebildet ist, auf das von der Außenseite des Modulgehäuses (6) her eine Mutter aufschraubbar ist, oder als Innengewinde, in das von der Außenseite des Modulgehäuses (6) her eine Schraube einschraubbar ist; eine Anzahl N elektrisch leitender Kontakthülsen (4), die auf dem Schaltungsträger (2) angeordnet sind und in die jeweils einer der Fortsätze (54) eingesteckt und dadurch elektrisch leitend mit dieser verbunden ist, wobei mehrere der Kontakthülsen (4), in die die Fortsätze (54) des Hochstromleiters (5) eingesteckt sind und die auf demselben zusammenhängenden Metallisierungsabschnitt montiert sind, in einem matrixartigen Array mit wenigstens zwei Zeilen und wenigstens zwei Spalten angeordnet sind; wobei der Hochstromleiter (5) einstückig ausgebildet ist und aus einem einheitlichen Material oder einer homogenen Materialzusammensetzung besteht; und wobei der Hochstromleiter (5) durch das Modulgehäuse (6) durch Formschluss und/oder Kraftschluss und/oder Stoffschluss gegen ein Verdrehen, das beim Aufschrauben einer Mutter auf das Außengewinde oder beim Einschrauben einer Schraube in das Innengewinde auftreten kann, gesichert ist.

公开(公告)号：DE102014116793A1

公开(公告)日：2016-05-19

申请号：DE102014116793

申请日：2014-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZ ALEXANDER ,  KOCH CHRISTOPH ,  UHLEMANN ANDRE ,  THOBEN MARKUS ,  MANKEL MICHAEL

IPC: H01L23/48 ,  H01L21/60 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft ein Leistungshalbleitermodul. Dieses weist ein Modulgehäuse (6) auf, sowie einen Schaltungsträger (2) mit einem dielektrischen Isolationsträger (20) und mit einer oberen Metallisierungsschicht (21), die auf eine Oberseite (20t) des dielektrischen Isolationsträgers (20) aufgebracht ist. Auf dem Schaltungsträger (2) ist Halbleiterbauelement (1) angeordnet. Außerdem weist das Leistungshalbleitermodul einen Hochstromleiter (5) mit einem ersten Abschnitt auf, der im Inneren des Modulgehäuses (6) angeordnet ist und mit einem zweiten Abschnitt, der von der Außenseite des Modulgehäuses (6) her zugänglich ist. Der erste Abschnitt weist außerdem eine Anzahl von N ≥ 2 Fortsätzen (54) auf. Auf dem Schaltungsträger (2) ist eine Anzahl N elektrisch leitender Kontakthülsen (4) angeordnet, in die jeweils einer der Fortsätze (54) eingesteckt und dadurch elektrisch leitend mit dieser verbunden ist.

公开(公告)号：DE102004046806B4

公开(公告)日：2009-07-09

申请号：DE102004046806

申请日：2004-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  THOBEN MARKUS

IPC: H01L25/07 ,  H01L23/488

Abstract: A power semiconductor module (1) has power semiconductor components (2, 4, 6, 8, 10, 12) arranged on a substrate (14), at least one portion of which components is connected in parallel and arranged symmetrically on the substrate (14). A second conduction plane (24, 26) is provided for making contact with the power semiconductor components (2, 4, 6, 8, 10, 12). The second conduction plane is arranged in a manner electrically insulated from the substrate surface (16) above the surfaces of the power semiconductor components (2, 4, 6, 8, 10, 12) that are remote from the substrate surface (16).

公开(公告)号：DE102006001874A1

公开(公告)日：2007-07-19

申请号：DE102006001874

申请日：2006-01-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  THOBEN MARKUS

IPC: G01R19/32 ,  G01R31/26 ,  H01L23/58

Abstract: The method involves respectively detecting current and temperature levels by sensor components of a power electronic circuit. The sensor components are selected in such a manner that their voltage-current-temperature characteristics are linearly independent from each other. A calibration of the measured levels takes place with different temperatures and current values by a calibration process. The measured levels are evaluated with parameters determined during the calibration process by an evaluation algorithm for compensating temperature and current dependence of an actual measured value. An independent claim is also included for a measuring device for current and temperature measurement in a power electronic circuit.

公开(公告)号：DE102005007373A1

公开(公告)日：2006-08-24

申请号：DE102005007373

申请日：2005-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  THOBEN MARKUS

IPC: H01L25/07 ,  H01L23/34 ,  H01L23/48

Abstract: A semiconductor assembly is disclosed. One embodiment provides a first semiconductor and a second semiconductor, each having a first main connection and a second main connection arranged on opposite sides, and a carrier having a patterned metallization with a first section spaced apart from a second section. The first semiconductor is electrically connected to the first section by its second main connection, and the second semiconductor electrically connected to the second section by its second main connection. The first semiconductor chip first main connection and the second semiconductor chip first main connection are electrically connected to one another and for the connection of an external load or of an external supply voltage.