公开(公告)号：DE102016220749B4

公开(公告)日：2019-07-11

申请号：DE102016220749

申请日：2016-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/283 ,  H01L21/027 ,  H01L29/737

Abstract: Verfahren zum Herstellen, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Halbleitersubstrats mit einer Halbleitervorrichtung, wobei die Halbleitervorrichtung wenigstens zwei zu kontaktierende Halbleitervorrichtungsschichten umfasst, wobei eine erste Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten kleiner als eine lithographische minimale Merkmalsgröße ist, die zum Herstellen der Halbleitervorrichtung verwendet wird;Bereitstellen einer ersten Isolationsschicht auf der Halbleitervorrichtung, so dass die Halbleitervorrichtung durch die Isolationsschicht bedeckt wird;Planarisieren der ersten Isolationsschicht bis zu der Halbleitervorrichtung;Bereitstellen einer ersten lithographischen Maske auf der Halbleitervorrichtung, so dass die erste Halbleitervorrichtungsschicht durch die erste lithographische Maske bedeckt wird, wobei aufgrund der lithographischen minimalen Merkmalsgröße auch ein Teil der ersten Isolationsschicht durch die erste lithographische Maske bedeckt wird;selektives Entfernen der ersten Isolationsschicht, um eine zweite Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten freizulegen, während der Teil der ersten Isolationsschicht, der durch die erste lithographische Maske bedeckt wird, beibehalten wird;Bereitstellen einer Stoppschicht auf der ersten Halbleitervorrichtungsschicht, der zweiten Halbleitervorrichtungsschicht und dem Teil der ersten Isolationsschicht.

公开(公告)号：DE102017216214A1

公开(公告)日：2019-03-14

申请号：DE102017216214

申请日：2017-09-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/8249

Abstract: Ausführungsbeispiele sehen ein Verfahren zur Herstellen eines kombinierten Halbleiterbauelements vor. Das Verfahren weist einen Schritt des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich des Halbleitersubstrats auf, wobei der Nicht-CMOS-Bereich ein für ein Nicht-CMOS-Bauelement reservierter Teil des Halbleitersubstrats ist. Ferner weist das Verfahren einen Schritt des zumindest teilweise erfolgenden Herstellens eines CMOS-Bauelements in einem CMOS-Bereich des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren einen Schritt des Beseitigens der Schutzschicht oder des Schutzschichtstapels, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen, auf. Ferner weist das Verfahren einen Schritt des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.

公开(公告)号：DE102015106185B4

公开(公告)日：2020-08-06

申请号：DE102015106185

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  LANDGRAF ERHARD ,  ROTHENHAEUSSER STEFFEN ,  TSCHUMAKOW DMITRI ALEX

IPC: H01L29/78 ,  H01L21/336

Abstract: Halbleiterstruktur (100), aufweisend:ein erstes Source/Draingebiet (102sd) und ein zweites Source/Draingebiet (102sd);ein Bodygebiet (102b), das zwischen dem ersten Source/Draingebiet (102sd) und dem zweiten Source/Draingebiet (102sd) angeordnet ist, wobei das Bodygebiet (102b) ein Kerngebiet (102c) und wenigstens ein Randgebiet (102e) aufweist, welches das Kerngebiet (102c) wenigstens teilweise umgibt;ein dielektrisches Gebiet (102i), das neben dem Bodygebiet (102b) liegt und ausgelegt ist, einen Stromfluss durch das Bodygebiet (102b) in einer Breitenrichtung des Bodygebiets (102b) zu begrenzen, wobei das wenigstens eine Randgebiet (102e) zwischen dem Kerngebiet (102c) und dem dielektrischen Gebiet (102i) eingerichtet ist; undeine Gatestruktur (104), die ausgelegt ist, das Bodygebiet (102b) zu steuern;wobei die Gatestruktur (104) ausgelegt ist, eine erste Schwellenspannung für das Kerngebiet (102c) des Bodygebiets (102b) und eine zweite Schwellenspannung für das wenigstens eine Randgebiet (102e) des Bodygebiets (102b) vorzusehen, wobei die erste Schwellenspannung kleiner oder gleich der zweiten Schwellenspannung ist,wobei die Gatestruktur (104) ein Gategebiet (104a, 104b) und eine dielektrische Schicht aufweist, die zwischen dem Gategebiet (104a, 104b) und dem Bodygebiet (102b) angeordnet ist, undwobei das Gategebiet (104a, 104b) einen ersten Teil, der das Kerngebiet (102c) des Bodygebiets (102b) wenigstens überlappt, und wenigstens einen zweiten Teil neben dem ersten Teil, der das wenigstens eine Randgebiet (102e) des Bodygebiets (102b) wenigstens überlappt, aufweist.

公开(公告)号：DE102014113989B4

公开(公告)日：2020-06-04

申请号：DE102014113989

申请日：2014-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TILKE ARMIN ,  TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/331 ,  H01L29/161 ,  H01L29/732 ,  H01L29/737

Abstract: Ein Verfahren zum Herstellen eines Bipolartransistors (BT), das Verfahren weist auf:Bereitstellen eines Halbleiterkörpers (1), der ein vergrabenes Kontaktgebiet (11) aufweist;Bilden einer Basiskontaktschicht (22) auf dem Halbleiterkörper (1), die Basiskontaktschicht (22) ist mit Dotierstoffen des ersten Dotierstofftyps dotiert;Bilden einer Isolationsschicht (70) auf der Basiskontaktschicht (22),Bilden einer Öffnung (80) durch die Isolationsschicht (70) und die Basiskontaktschicht (22), um eine Oberfläche (2) des Halbleiterkörpers (1) freizulegen;Bilden eines Kollektorgebiets (12), durch die Öffnung (80) hindurch, in einer ersten Halbleiterschicht (10'), die mit Dotierstoffatomen des zweiten Dotierstofftyps dotiert ist,Bilden eines Basisgebiets (20) auf dem Kollektorgebiet (12), wobei das Basisgebiet (20) mit Dotierstoffen des ersten Dotierstofftyps dotiert ist und seitlich an die Basiskontaktschicht (22) angrenzt;Bilden eines Emittergebiets (30), das mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist, auf dem Basisgebiet (20).

公开(公告)号：DE102014113989A1

公开(公告)日：2016-03-31

申请号：DE102014113989

申请日：2014-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TILKE ARMIN ,  TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L29/732 ,  H01L21/331 ,  H01L29/04 ,  H01L29/16 ,  H01L29/737

Abstract: Ein Bipolartransistor wird beschrieben. Gemäß einem Aspekt der vorliegenden Erfindung weist der Bipolartransistor einen Halbleiterkörper auf, der ein Kollektorgebiet und ein, auf dem Kollektorgebiet angeordnetes Basisgebiet umfasst. Das Basisgebiet hat eine erste Kristallstruktur und ist zumindest teilweise mit Dotierstoffen eines ersten Dotierstofftyps dotiert. Das Kollektorgebiet ist seitlich durch eine Grabenisolation umschlossen und ist mit Dotierstoffen eines zweiten Dotierstofftyps dotiert. Der Transistor weist des Weiteren eine leitende Basiskontaktschicht auf, die das Basisgebiet seitlich umschließt, welches mit Dotierstoffen des ersten Dotierstofftyps dotiert ist. Die Basiskontaktschicht weist einen Abschnitt mit einer ersten Kristallstruktur und einen Abschnitt mit einer zweiten Kristallstruktur auf, wobei der Abschnitt mit der zweiten Kristallstruktur den Abschnitt mit der ersten Kristallstruktur seitlich umschließt. Der Transistor weist des Weiteren ein auf dem Basisgebiet angeordnetes Emittergebiet auf, wobei das Emittergebiet mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist und einen pn-Übergang mit dem Basisgebiet bildet.

公开(公告)号：DE102015106185A1

公开(公告)日：2015-10-22

申请号：DE102015106185

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  LANDGRAF ERHARD ,  ROTHENHAEUSSER STEFFEN ,  TSCHUMAKOW DMITRI ALEX

IPC: H01L29/78 ,  H01L21/336

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Halbleiterstruktur umfassen: ein erstes Source/Draingebiet und ein zweites Source/Draingebiet; ein Bodygebiet, das zwischen dem ersten Source/Draingebiet und dem zweiten Source/Draingebiet angeordnet ist, wobei das Bodygebiet ein Kerngebiet und wenigstens ein Randgebiet umfasst, welches das Kerngebiet wenigstens teilweise umgibt; ein dielektrisches Gebiet, das neben dem Bodygebiet liegt und ausgelegt ist, einen Stromfluss durch das Bodygebiet in einer Breitenrichtung des Bodygebiets zu begrenzen, wobei das wenigstens eine Randgebiet zwischen dem Kerngebiet und dem dielektrischen Gebiet eingerichtet ist; und eine Gatestruktur, die ausgelegt ist, das Bodygebiet zu steuern; welche Gatestruktur ausgelegt ist, eine erste Schwellenspannung für das Kerngebiet des Bodygebiets und eine zweite Schwellenspannung für das wenigstens eine Randgebiet des Bodygebiets vorzusehen, wobei die erste Schwellenspannung kleiner oder gleich der zweiten Schwellenspannung ist.

公开(公告)号：DE102019212737A1

公开(公告)日：2020-02-27

申请号：DE102019212737

申请日：2019-08-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  TSCHUMAKOW DMITRI ALEX

IPC: H01P7/06

Abstract: Ein Halbleiterchip kann eine elektrische Hochfrequenzschaltungsanordnung umfassen. Der Halbleiterchip kann einen Hohlraumresonator umfassen, der mit der elektrischen Hochfrequenzschaltungsanordnung in einem Halbleitersubstrat des Halbleiterchips integriert ist. Der Hohlraumresonator kann einen Resonatorkörper in einem Hohlraum in dem Halbleitersubstrat des Halbleiterchips umfassen. Der Resonatorkörper kann eine Metallschicht aufweisen. Der Hohlraumresonator kann eine Speisungsstruktur umfassen, die mit der elektrischen Hochfrequenzschaltungsanordnung elektrisch verbunden ist.

公开(公告)号：DE102017216214B4

公开(公告)日：2019-05-09

申请号：DE102017216214

申请日：2017-09-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/8249

Abstract: Ausführungsbeispiele sehen ein Verfahren zur Herstellen eines kombinierten Halbleiterbauelements vor. Das Verfahren weist einen Schritt des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich des Halbleitersubstrats auf, wobei der Nicht-CMOS-Bereich ein für ein Nicht-CMOS-Bauelement reservierter Teil des Halbleitersubstrats ist. Ferner weist das Verfahren einen Schritt des zumindest teilweise erfolgenden Herstellens eines CMOS-Bauelements in einem CMOS-Bereich des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren einen Schritt des Beseitigens der Schutzschicht oder des Schutzschichtstapels, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen, auf. Ferner weist das Verfahren einen Schritt des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.

公开(公告)号：DE102016220749A1

公开(公告)日：2018-04-26

申请号：DE102016220749

申请日：2016-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/283 ,  H01L21/027 ,  H01L21/8222

Abstract: Ausführungsformen stellen ein Verfahren zur Herstellung bereit. Das Verfahren umfasst einen Schritt des Bereitstellens eines Halbleitersubstrats mit einer Halbleitervorrichtung, wobei die Halbleitervorrichtung wenigstens zwei zu kontaktierende Halbleitervorrichtungsschichten umfasst, wobei eine erste Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten kleiner als eine lithographische minimale Merkmalsgröße ist, die zum Herstellen der Halbleitervorrichtung verwendet wird. Ferner umfasst das Verfahren einen Schritt des Bereitstellens einer ersten Isolationsschicht auf der Halbleitervorrichtung, so dass die Halbleitervorrichtung durch die Isolationsschicht bedeckt wird. Ferner umfasst das Verfahren einen Schritt des Planarisierens der ersten Isolationsschicht bis zu der Halbleitervorrichtung. Ferner umfasst das Verfahren einen Schritt des Bereitstellens einer ersten lithographischen Maske auf der Halbleitervorrichtung, so dass die erste Halbleitervorrichtungsschicht durch die erste lithographische Maske bedeckt wird, wobei aufgrund der lithographischen minimalen Merkmalsgröße auch ein Teil der ersten Isolationsschicht durch die erste lithographische Maske bedeckt wird. Ferner umfasst das Verfahren einen Schritt des selektiven Entfernens der ersten Isolationsschicht, um eine zweite Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten freizulegen, während der Teil der ersten Isolationsschicht, der durch die erste lithographische Maske bedeckt wird, beibehalten wird. Ferner umfasst das Verfahren einen Schritt des Bereitstellens einer Stoppschicht auf der ersten Halbleitervorrichtungsschicht, der zweiten Halbleitervorrichtungsschicht und dem Teil der ersten Isolationsschicht.