公开(公告)号：DE59914831D1

公开(公告)日：2008-09-25

申请号：DE59914831

申请日：1999-03-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSCH ANDREAS ,  ROTHENHAEUSSER STEFFEN ,  TRUEBY ALEXANDER ,  OTANI YOICHI ,  ZIMMERMANN ULRICH

IPC: H01L27/112 ,  H01L21/822 ,  H01L21/8246 ,  H01L27/04 ,  H01L27/10

Abstract: A method for fabricating a semiconductor memory device is described. An insulating layer is disposed on a semiconductor substrate. A matrix of semiconductor memory elements is disposed in the substrate. The semiconductor memory elements include a plurality of contact holes formed in the insulating layer. One contact hole is formed in the insulating layer for each of the semiconductor memory elements. A bit definition region is disposed in the semiconductor substrate underneath each of the contact holes. A contact plug is disposed in each of the contact holes and is in electrical contact with the bit definition region. The bit definition region is configured such that a contact resistance between the semiconductor substrate and the contact plug defines a bit to be stored in the semiconductor memory elements, An evaluation circuit is connected to and evaluates the contact resistance of the semiconductor memory elements.

公开(公告)号：DE102012103517A1

公开(公告)日：2012-10-25

申请号：DE102012103517

申请日：2012-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HUEBINGER FRANK ,  KAEMMER KERSTIN ,  ROTHENHAEUSSER STEFFEN

IPC: H01L21/822 ,  H01L21/283 ,  H01L23/58 ,  H01L29/423

Abstract: Es werden ein Halbleiterbauelement (200) und ein Verfahren zum Herstellen eines Halbleiterbauelements (200) offenbart. Das Verfahren zum Herstellen eines Halbleiterbauelements (200) weist auf: Ausbilden einer Materialschicht auf einem Substrat (230), Strukturieren eines ersten halbglobalen Gebiets (210) mit einem ersten Hauptmuster und Strukturieren eines zweiten halbglobalen Gebiets (220) mit einem zweiten Hauptmuster, wobei das erste Hauptmuster von dem zweiten Hauptmuster verschieden ist. Das Verfahren umfasst weiterhin: Einführen eines ersten Dummy-Musters in dem ersten halbglobalen Gebiet (210), so dass eine erste Seitenwandbereichsoberflächendichte des ersten Hauptmusters und des ersten Dummy-Musters in dem ersten halbglobalen Gebiet (210) und eine zweite Seitenwandbereichsoberflächendichte des zweiten Hauptmusters in dem zweiten halbglobalen Gebiet (220) im Wesentlichen eine gleiche Dichte aufweisen.

公开(公告)号：DE102015106185B4

公开(公告)日：2020-08-06

申请号：DE102015106185

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  LANDGRAF ERHARD ,  ROTHENHAEUSSER STEFFEN ,  TSCHUMAKOW DMITRI ALEX

IPC: H01L29/78 ,  H01L21/336

Abstract: Halbleiterstruktur (100), aufweisend:ein erstes Source/Draingebiet (102sd) und ein zweites Source/Draingebiet (102sd);ein Bodygebiet (102b), das zwischen dem ersten Source/Draingebiet (102sd) und dem zweiten Source/Draingebiet (102sd) angeordnet ist, wobei das Bodygebiet (102b) ein Kerngebiet (102c) und wenigstens ein Randgebiet (102e) aufweist, welches das Kerngebiet (102c) wenigstens teilweise umgibt;ein dielektrisches Gebiet (102i), das neben dem Bodygebiet (102b) liegt und ausgelegt ist, einen Stromfluss durch das Bodygebiet (102b) in einer Breitenrichtung des Bodygebiets (102b) zu begrenzen, wobei das wenigstens eine Randgebiet (102e) zwischen dem Kerngebiet (102c) und dem dielektrischen Gebiet (102i) eingerichtet ist; undeine Gatestruktur (104), die ausgelegt ist, das Bodygebiet (102b) zu steuern;wobei die Gatestruktur (104) ausgelegt ist, eine erste Schwellenspannung für das Kerngebiet (102c) des Bodygebiets (102b) und eine zweite Schwellenspannung für das wenigstens eine Randgebiet (102e) des Bodygebiets (102b) vorzusehen, wobei die erste Schwellenspannung kleiner oder gleich der zweiten Schwellenspannung ist,wobei die Gatestruktur (104) ein Gategebiet (104a, 104b) und eine dielektrische Schicht aufweist, die zwischen dem Gategebiet (104a, 104b) und dem Bodygebiet (102b) angeordnet ist, undwobei das Gategebiet (104a, 104b) einen ersten Teil, der das Kerngebiet (102c) des Bodygebiets (102b) wenigstens überlappt, und wenigstens einen zweiten Teil neben dem ersten Teil, der das wenigstens eine Randgebiet (102e) des Bodygebiets (102b) wenigstens überlappt, aufweist.

公开(公告)号：DE102015106185A1

公开(公告)日：2015-10-22

申请号：DE102015106185

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  LANDGRAF ERHARD ,  ROTHENHAEUSSER STEFFEN ,  TSCHUMAKOW DMITRI ALEX

IPC: H01L29/78 ,  H01L21/336

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Halbleiterstruktur umfassen: ein erstes Source/Draingebiet und ein zweites Source/Draingebiet; ein Bodygebiet, das zwischen dem ersten Source/Draingebiet und dem zweiten Source/Draingebiet angeordnet ist, wobei das Bodygebiet ein Kerngebiet und wenigstens ein Randgebiet umfasst, welches das Kerngebiet wenigstens teilweise umgibt; ein dielektrisches Gebiet, das neben dem Bodygebiet liegt und ausgelegt ist, einen Stromfluss durch das Bodygebiet in einer Breitenrichtung des Bodygebiets zu begrenzen, wobei das wenigstens eine Randgebiet zwischen dem Kerngebiet und dem dielektrischen Gebiet eingerichtet ist; und eine Gatestruktur, die ausgelegt ist, das Bodygebiet zu steuern; welche Gatestruktur ausgelegt ist, eine erste Schwellenspannung für das Kerngebiet des Bodygebiets und eine zweite Schwellenspannung für das wenigstens eine Randgebiet des Bodygebiets vorzusehen, wobei die erste Schwellenspannung kleiner oder gleich der zweiten Schwellenspannung ist.