公开(公告)号：WO03096412A2

公开(公告)日：2003-11-20

申请号：PCT/EP0305001

申请日：2003-05-13

Applicant: INFINEON TECHNOLOGIES AG ,  DAHL CLAUS ,  MUELLER KARLHEINZ ,  WAGNER CAJETAN

Inventor： DAHL CLAUS ,  MUELLER KARLHEINZ ,  WAGNER CAJETAN

IPC: H01L21/8222 ,  H01L21/8249 ,  H01L27/06 ,  H01L27/082

CPC classification number: H01L27/0623 ,  H01L21/8222 ,  H01L21/8249 ,  H01L27/0825

Abstract: In order to integrate an npn bipolar transistor with a hetero bipolar transistor, a placeholder layer is produced (322) in a base area of the hetero bipolar transistor after structuring (320) a collector structure for both types of transistors, wherein the placeholder layer is not present in a base area of the bipolar transistor. The base of the bipolar transistor is covered (326) once the base of the bipolar transistor has been produced (324), whereupon the placeholder layer is removed and the base (328) of the hetero bipolar transistor is then produced on the site from which the placeholder layer has been removed. The emitter structure is then equally produced (330) for both types of transistors so that an integrated circuit comprising the bipolar transistors and the hetero bipolar transistors is obtained, the collector structures and/or the emitter structures of which consist of identical production layers. This makes it possible to produce space-saving and economical integrated circuits profiting from the advantages of both transistor types.

Abstract translation: 用于根据图案化（320）的集电极结构两种晶体管类型的具有异质结双极晶体管的npn双极晶体管的集成是在异质（322），其中所述占位符层不存在于所述双极晶体管的基区的基极区中产生的占位符层。 双极晶体管的基极的生成（324）后，将双极晶体管的基极被覆盖（326），于是在牺牲层被去除，异质结双极型晶体管的基极（328）产生，其中该占位符层已被移除。 其中的发射极结构被同时产生这两种类型的晶体管（330），使得存在一种集成电路，其包括双极晶体管和异质其集电极结构和/或发射器的结构相同的底涂层组成。 因此节省空间和成本效益的集成电路可以由从两种类型的晶体管的优点在于益处。

公开(公告)号：WO0141186A3

公开(公告)日：2001-12-27

申请号：PCT/DE0004221

申请日：2000-11-28

Applicant: INFINEON TECHNOLOGIES AG ,  DAHL CLAUS ,  KOEPPE SIEGMAR

Inventor： DAHL CLAUS ,  KOEPPE SIEGMAR

IPC: H01L27/108

CPC classification number: H01L27/108

Abstract: The invention relates to a three transistor DRAM cell and a corresponding method for producing the same. A storage transistor (T1) consists of a field effect transistor having a short channel section and a long channel section. A second insulating layer (4) and a conductive layer (5) are additionally configured on a gate layer (3) of the storage transistor (T1). A constant voltage value is essentially present between a potential of the conductive layer (5) and a potential of the substrate area (1). A three transistor DRAM cell having improved interference immunity and voltage hold time is thus obtained.

Abstract translation: 本发明涉及一种三晶体管DRAM单元及其相关制造方法，其中存储晶体管（T1）由具有短沟道部分和长沟道部分的场效应晶体管组成。 于在存储晶体管（T1）的栅极层（3）另外是（4）和形成的导电层的第二绝缘层（5），其中基本上所述导电层（5）的电势和所述衬底区域的电位之间的常数（1） 电压值存在。 以这种方式，获得了具有改进的抗噪声和电荷保持时间的三晶体管DRAM单元。

公开(公告)号：DE102017216214A1

公开(公告)日：2019-03-14

申请号：DE102017216214

申请日：2017-09-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/8249

Abstract: Ausführungsbeispiele sehen ein Verfahren zur Herstellen eines kombinierten Halbleiterbauelements vor. Das Verfahren weist einen Schritt des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich des Halbleitersubstrats auf, wobei der Nicht-CMOS-Bereich ein für ein Nicht-CMOS-Bauelement reservierter Teil des Halbleitersubstrats ist. Ferner weist das Verfahren einen Schritt des zumindest teilweise erfolgenden Herstellens eines CMOS-Bauelements in einem CMOS-Bereich des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren einen Schritt des Beseitigens der Schutzschicht oder des Schutzschichtstapels, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen, auf. Ferner weist das Verfahren einen Schritt des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.

公开(公告)号：DE102011122906A1

公开(公告)日：2013-06-27

申请号：DE102011122906

申请日：2011-12-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PRIBIL ANDREAS ,  DAHL CLAUS ,  FEICK HENNING ,  BERTRAMS THOMAS ,  LANDGRAF ERHARD

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06

Abstract: Beschrieben werden eine Transistorbauelement und ein Verfahren zur Herstellung einer Dielektrikumsschicht. Ein Ausführungsbeispiel des Transistorbauelements umfasst: einen Halbleiterkörper (100); ein in dem Halbleiterkörper (100) angeordnetes aktives Transistorgebiet (110); ein das aktive Transistorgebiet in dem Halbleiterkörper (100) ringförmig umgebendes Isolationsgebiet (120); eine Sourcezone (11), eine Drainzone (12), eine Bodyzone (13) und eine Driftzone (14) in dem aktiven Transistorgebiet (110), wobei die Sourcezone (11) und die Drainzone (12) in lateraler Richtung des Halbleiterkörpers (100) beabstandet sind und die Bodyzone (13) zwischen der Sourcezone (11) und der Driftzone (14) und die Driftzone (14) zwischen der Bodyzone (13) und der Drainzone angeordnet ist; eine Gate- und Feldelektrode (20), wobei die Gate- und Feldelektrode (20) oberhalb des aktiven Transistorgebiets (110) angeordnet ist und gegenüber dem aktiven Transistorgebiet (100) durch eine Dielektrikumsschicht (30) isoliert ist, die im Bereich der Bodyzone (13) eine erste Dicke (d1) und im Bereich der Driftzone (14) abschnittsweise eine zweite Dicke (d2), die größer als die erste Dicke (d1) ist, aufweist und wobei die Dielektrikumsschicht (30) einen Übergangsbereich (33) aufweist, in dem die Dicke von der ersten Dicke (d1) zu der zweiten Dicke (d2) zunimmt und in dem die Dielektrikumsschicht (30) wenigstens abschnittsweise unter einem Winkel kleiner als 90° gegenüber einer Seite (101) des Halbleiterkörper geneigt ist.

公开(公告)号：DE10322588B4

公开(公告)日：2006-10-05

申请号：DE10322588

申请日：2003-05-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS

IPC: H01L21/822 ,  H01L21/02 ,  H01L21/322 ,  H01L21/324

公开(公告)号：DE102016220749B4

公开(公告)日：2019-07-11

申请号：DE102016220749

申请日：2016-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

IPC: H01L21/283 ,  H01L21/027 ,  H01L29/737

Abstract: Verfahren zum Herstellen, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Halbleitersubstrats mit einer Halbleitervorrichtung, wobei die Halbleitervorrichtung wenigstens zwei zu kontaktierende Halbleitervorrichtungsschichten umfasst, wobei eine erste Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten kleiner als eine lithographische minimale Merkmalsgröße ist, die zum Herstellen der Halbleitervorrichtung verwendet wird;Bereitstellen einer ersten Isolationsschicht auf der Halbleitervorrichtung, so dass die Halbleitervorrichtung durch die Isolationsschicht bedeckt wird;Planarisieren der ersten Isolationsschicht bis zu der Halbleitervorrichtung;Bereitstellen einer ersten lithographischen Maske auf der Halbleitervorrichtung, so dass die erste Halbleitervorrichtungsschicht durch die erste lithographische Maske bedeckt wird, wobei aufgrund der lithographischen minimalen Merkmalsgröße auch ein Teil der ersten Isolationsschicht durch die erste lithographische Maske bedeckt wird;selektives Entfernen der ersten Isolationsschicht, um eine zweite Halbleitervorrichtungsschicht der wenigstens zwei Halbleitervorrichtungsschichten freizulegen, während der Teil der ersten Isolationsschicht, der durch die erste lithographische Maske bedeckt wird, beibehalten wird;Bereitstellen einer Stoppschicht auf der ersten Halbleitervorrichtungsschicht, der zweiten Halbleitervorrichtungsschicht und dem Teil der ersten Isolationsschicht.

公开(公告)号：DE102011087845B4

公开(公告)日：2015-07-02

申请号：DE102011087845

申请日：2011-12-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERTRAMS THOMAS ,  PRIBIL ANDREAS ,  LANDGRAF ERHARD ,  FEICK HENNING ,  DAHL CLAUS

IPC: H01L29/78 ,  H01L21/266 ,  H01L21/283 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/739

Abstract: Transistorbauelement, das aufweist: einen Halbleiterkörper (100); ein in dem Halbleiterkörper (100) angeordnetes aktives Transistorgebiet (110); ein das aktive Transistorgebiet in dem Halbleiterkörper (100) ringförmig umgebendes Isolationsgebiet (120); eine Sourcezone (11), eine Drainzone (12), eine Bodyzone (13) und eine Driftzone (14) in dem aktiven Transistorgebiet (110), wobei die Sourcezone (11) und die Drainzone (12) in lateraler Richtung des Halbleiterkörpers (100) beabstandet sind und die Bodyzone (13) zwischen der Sourcezone (11) und der Driftzone (14) und die Driftzone (14) zwischen der Bodyzone (13) und der Drainzone angeordnet ist; eine Gate- und Feldelektrode (20), wobei die Gate- und Feldelektrode (20) oberhalb des aktiven Transistorgebiets (110) angeordnet ist, das Isolationsgebiet (120) wenigstens im Bereich der Drainzone (12) überlappt, gegenüber dem aktiven Transistorgebiet (100) durch eine Dielektrikumsschicht (30) isoliert ist, die im Bereich der Bodyzone (13) eine erste Dicke (d1) und im Bereich der Driftzone (14) abschnittsweise eine zweite Dicke (d2), die größer als die erste Dicke (d1) ist, aufweist und wobei die Gate- und Feldelektrode (20) eine erste Kontaktöffnung (21) oberhalb der Drainzone (12) aufweist; und eine Drainelektrode (41), die die Drainzone (12) durch die erste Kontaktöffnung (21) kontaktiert.

公开(公告)号：AT517432T

公开(公告)日：2011-08-15

申请号：AT05743044

申请日：2005-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  TILKE ARMIN

IPC: H01L21/8249 ,  H01L21/331

Abstract: Method for producing a planar spacer, an associated bipolar transistor and an associated BiCMOS circuit arrangement. The invention relates to a method for production of a planar spacer, of an associated bipolar transistor and of an associated BiCMOS circuit arrangement, in which first and second spacer layers are formed after the formation of a sacrificial mask on a mount substrate. A first anisotropic etching process of the second spacer layer is carried out to produce auxiliary spacers. A second anisotropic etching step is then carried out, in order to produce the planar spacers, using the auxiliary spacers as an etch mask.

公开(公告)号：DE10027914B4

公开(公告)日：2007-03-08

申请号：DE10027914

申请日：2000-05-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  ROBL WERNER ,  ROEHNER MICHAEL ,  GSCHWANDTNER ALEXANDER ,  JURK REINHARD ,  THEWES ROLAND

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/00 ,  H01L23/532 ,  H01L29/06 ,  H01L29/40

公开(公告)号：DE50305632D1

公开(公告)日：2006-12-21

申请号：DE50305632

申请日：2003-01-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  STAHRENBERG KNUT ,  WILBERTZ CHRISTOPH

IPC: H01L21/02 ,  H01L21/285 ,  H01L27/08 ,  H01L29/94

Abstract: A method for producing a capacitor comprises providing a raw structure having a substrate and at least one dielectric layer, wherein a first area and a second area of the substrate are separated by an isolating layer. Above the first and second areas, an electrically conductive layer is arranged on the at least one dielectric layer. Further, a mask layer is deposited on the electrically conductive layer, wherein it is structured for generating a first mask above the first area. The method further comprises etching away the electrically conductive layer and at least one of the dielectric layers in the second area by means of the first mask and completing an active device in the second area.