公开(公告)号：DE102018132196A1

公开(公告)日：2019-06-27

申请号：DE102018132196

申请日：2018-12-14

Applicant: INTEL CORP

Inventor： ANDERSON CRISTINA ,  OULD-AHMED-VALL ELMOUSTAPHA ,  CORNEA-HASEGAN MARIUS ,  VALENTINE ROBERT ,  CHARNEY MARK ,  CORBAL JESUS ,  MADDURI VENKATESWARA

IPC: G06F9/302 ,  G06F9/30

Abstract: Eine Vorrichtung und ein Verfahren zum Durchführen einer reziproken Quadratwurzel. Zum Beispiel umfasst eine Ausführungsform eines Prozessors: einen Decodierer, um einen reziproken Quadratwurzelbefehl zu decodieren, um einen decodierten reziproken Quadratwurzelbefehl zu generieren; ein Quellenregister, um mindestens ein gepacktes Eingabedatenelement zu speichern; ein Zielregister, um ein Ergebnisdatenelement zu speichern; und eine Ausführungsverschaltung für reziproke Quadratwurzeln, um den decodierten reziproken Quadratwurzelbefehl auszuführen, wobei die Ausführungsverschaltung für reziproke Quadratwurzeln einen ersten Abschnitt des gepackten Eingabedatenelements als einen Index für eine Datenstruktur zu verwenden hat, die eine Vielzahl von Sätzen von Koeffizienten enthält, um einen ersten Satz von Koeffizienten aus der Vielzahl der Sätze zu identifizieren, wobei die Ausführungsverschaltung für reziproke Quadratwurzeln unter Verwendung einer Kombination der Koeffizienten und eines zweiten Abschnitts des gepackten Eingabedatenelements eine reziproke Quadratwurzel des gepackten Eingabedatenelements zu erzeugen hat.

公开(公告)号：DE102022105281A1

公开(公告)日：2022-12-22

申请号：DE102022105281

申请日：2022-03-07

Applicant: INTEL CORP

Inventor： MU SHUAI ,  ANDERSON CRISTINA ,  MAIYURAN SUBRAMANIAM

IPC: G06F9/30 ,  G06F7/38

Abstract: Ausführungsformen richten sich auf Systeme und Verfahren zur Wiederverwendung von FMA-Ausführungseinheits-Hardwarelogik, um native Unterstützung für die Ausführung von Get Exponent-, Get Mantissa- und/oder Skalierungsanweisungen innerhalb einer GPU bereitzustellen. Diese neuen Anweisungen können verwendet werden, um verzweigungsfreie Emulationsalgorithmen für Mathematikfunktionen und analytische Funktionen (z. B. transzendente Funktionen) zu implementieren, indem verschiedene Sonderfalleingaben innerhalb einer Vorverarbeitungsstufe der FMA-Ausführungseinheit detektiert und behandelt werden, was es ermöglicht, dass der Hauptdatenfluss der FMA-Ausführungseinheit für solche Sonderfälle umgangen wird. Da Sonderfälle durch die FMA-Ausführungseinheit behandelt werden, können Bibliotheksfunktionen, die verschiedene Funktionen emulieren, einschließlich, ohne darauf beschränkt zu sein, Logarithmus-, Exponential - und Divisionsoperationen, mit wesentlich weniger Zeilen von Code auf Maschinenebene implementiert werden, wodurch eine verbesserte Leistungsfähigkeit für HPC-Anwendungen bereitgestellt wird.

公开(公告)号：DE102018132200A1

公开(公告)日：2019-06-27

申请号：DE102018132200

申请日：2018-12-14

Applicant: INTEL CORP

Inventor： ANDERSON CRISTINA ,  CORNEA-HASEGAN MARIUS ,  MADDURI VENKATESWARA ,  OULD-AHMED-VALL ELMOUSTAPHA ,  VALENTINE ROBERT ,  CHARNEY MARK ,  CORBAL JESUS

IPC: G06F9/302 ,  G06F9/30

Abstract: Eine Vorrichtung und ein Verfahren zum Durchführen einer Umkehrung. Zum Beispiel umfasst eine Ausführungsform eines Prozessors: einen Decodierer, um einen Umkehrbefehl zu decodieren, um einen decodierten Umkehrbefehl zu generieren; ein Quellenregister, um mindestens ein gepacktes Eingabedatenelement zu speichern; ein Zielregister, um ein Ergebnisdatenelement zu speichern; und eine reziproke Ausführungsverschaltung, um den decodierten Umkehrbefehl auszuführen, wobei die reziproke Ausführungsverschaltung einen ersten Abschnitt des gepackten Eingabedatenelements als einen Index für eine Datenstruktur zu verwenden hat, die eine Vielzahl von Sätzen von Koeffizienten enthält, um einen ersten Satz von Koeffizienten aus der Vielzahl der Sätze zu identifizieren, wobei die reziproke Ausführungsverschaltung unter Verwendung einer Kombination der Koeffizienten und eines zweiten Abschnitts des gepackten Eingabedatenelements eine Umkehrung des gepackten Eingabedatenelements zu erzeugen hat.