公开(公告)号：DE112011105909B4

公开(公告)日：2019-05-16

申请号：DE112011105909

申请日：2011-12-02

Applicant: INTEL CORP

Inventor： VOGT PETE ,  SCHAEFER ANDRE ,  MORROW WARREN ,  HALBERT JOHN ,  KIM JIN ,  SHOEMAKER KENNETH

IPC: H01L27/10 ,  G11C5/06 ,  H01L23/52 ,  H01L27/108

Abstract: Speichergerät (100), umfassend:ein Systemelement (110) für das Speichergerät (100); undein Speicherstapel (120), der mit dem Systemelement (110) gekoppelt ist, wobei der Speicherstapel (120) eine oder mehrere Speicherchiplagenschichten (120) einschließt und jede Speicherchiplagenschicht (120) eine erste Fläche und eine zweite Fläche einschließt, und wobei die zweite Fläche jeder Speicherchiplagenschicht eine Schnittstelle (350) einschließt, um eine Vielzahl von Schnittstellenpins (375) der Speicherchiplagenschicht (129) mit einer Vielzahl von Schnittstellenpins (375) in einer ersten Fläche eines gekoppelten Elementes zu koppeln;wobei die Schnittstelle (350) jeder Speicherchiplagenschicht (120) Kopplungsstrukturen (352) umfasst, die einen Offset einer Schnittstellenverbindung zwischen jedem der Vielzahl von Schnittstellenpins (375) der Speicherchiplagenschicht (120) und einem entsprechenden Schnittstellenpin (375) einer Vielzahl von Schnittstellenpins (375) des gekoppelten Elementes bereitstellen, und wobei die Schnittstellenverbindungen der Vielzahl von Speicherchiplagenschichten (120) einen Signalpfad für jeden einer Vielzahl von Kanälen des Speichergerätes bereitstellt, und wobei die Schnittstelle von jeder Speicherchiplagenschicht (120) einen Treiber (274) umfasst, um einen oder mehrere der Vielzahl von Kanälen des Stapelspeichergeräts (100) anzusteuern.

公开(公告)号：DE112011105909T5

公开(公告)日：2014-09-11

申请号：DE112011105909

申请日：2011-12-02

Applicant: INTEL CORP

Inventor： SHOEMAKER KENNETH ,  VOGT PETE ,  SCHAEFER ANDRE ,  MORROW WARREN ,  KIM JIN ,  HALBERT JOHN

IPC: H01L27/10 ,  H01L21/8242 ,  H01L27/108

Abstract: Dynamische Operationen für Operationen für einen Stapelspeicher mit Schnittstelle, die Offset-Kopplungsstrukturen bereitstellt. Eine Ausführungsform des Speichergeräts schließt ein Systemelement und einen Speicherstapel ein, der mit dem Systemelement gekoppelt ist, wobei der Speicherstapel eine oder mehrere Speicherchiplagenschichten einschließt. Jede Speicherchiplagenschicht schließt eine erste Fläche und eine zweite Fläche ein, wobei die zweite Fläche jeder Speicherchiplagenschicht eine Schnittstelle einschließt, um Datenschnittstellenpins der Speicherchiplagenschicht mit Datenschnittstellenpins einer ersten Fläche eines gekoppelten Elementes zu koppeln. Die Schnittstelle jeder Speicherchiplagenschicht schließt Verbindungen ein, die einen Offset zwischen jedem der Datenschnittstellenpins der Speicherchiplagenschicht und einem entsprechenden Datenschnittstellenpin der Datenschnittstellenpins des gekoppelten Elementes bereitstellen.