公开(公告)号：DE102021118059A1

公开(公告)日：2022-03-10

申请号：DE102021118059

申请日：2021-07-13

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WON-JONG

IPC: G06T15/06

Abstract: Vorrichtung und Verfahren zur effizienten Grafikverarbeitung einschließlich Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungshardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungshardwarelogik mit einer gekachelten Ressource; und einen gekachelten Ressourcenmanager zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungshardwarelogik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager für gekachelte Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource existiert, der durch die Hash-Kennung identifiziert wird, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuweisen und den neuen Teil der Hash-Kennung zuzuordnen.

公开(公告)号：DE102022101975A1

公开(公告)日：2022-09-22

申请号：DE102022101975

申请日：2022-01-28

Applicant: INTEL CORP

Inventor： JUNKINS STEPHEN ,  KOTHANDARAMAN SREENIVAS ,  SURTI PRASOONKUMAR ,  PRATAPA SRIHARI ,  HUX WILLIAM ,  FEIT JOHN

IPC: G06T1/20

Abstract: Es wird eine verschachtelte Codierung mit variabler Breite zur Grafikverarbeitung beschrieben. Ein Beispiel für eine Einrichtung beinhaltet einen oder mehrere Prozessoren einschließlich eines Grafikprozessors; und einen Speicher zum Speichern von Daten einschließlich Daten zur Grafikverarbeitung, wobei der Grafikprozessor eine Codierpipeline zum Bereitstellen einer verschachtelten Codierung mit variabler Breite und eine Decodierpipeline zum Decodieren der verschachtelten Codierung mit variabler Breite beinhaltet, und wobei die Codierpipeline ausgelegt ist zum: Empfangen einer Vielzahl von Bitströmen von Arbeitsgruppen; Durchführen einer parallelen Entropiecodierung an den Bitströmen, um eine Vielzahl von codierten Bitströmen für jede der Arbeitsgruppen zu generieren; Durchführen einer variablen Verschachtelung der Bitströme für jede Arbeitsgruppe zumindest teilweise basierend auf Datenanforderungen zum Decodieren, die von der Decodierpipeline empfangen werden; und Komprimieren von Ausgaben für jede der Arbeitsgruppen in einen zusammenhängenden Strom verschachtelter Daten.

公开(公告)号：DE102021123500A1

公开(公告)日：2022-03-17

申请号：DE102021123500

申请日：2021-09-10

Applicant: INTEL CORP

Inventor： KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  SZERSZEN KAROL ,  SURTI PRASOONKUMAR

IPC: G06T1/60

Abstract: Es wird eine Einrichtung zur Ermöglichung einer Kompression von Speicherdaten offenbart. Die Einrichtung umfasst einen oder mehrere Prozessoren zum Empfang von unkomprimierten Daten, zur Anpassung eines Formats der unkomprimierten Daten an ein Kompressionsformat, zur Durchführung einer Farbtransformation von einem ersten Farbraum in einen zweiten Farbraum, zur Durchführung einer Restberechnung, um Restdaten zu erzeugen, zur Kompression der Restdaten über ein Entropiecodieren, um komprimierte Daten zu erzeugen, und ein Packen der komprimierten Daten.

公开(公告)号：DE102021118444A1

公开(公告)日：2022-03-24

申请号：DE102021118444

申请日：2021-07-16

Applicant: INTEL CORP

Inventor： DOYLE MICHAEL ,  KOTHANDARAMAN SREENIVAS

IPC: G06T15/06

Abstract: Einrichtung und Verfahren zur Komprimierung von Beschleunigungsstrukturaufbaudaten in einer Strahlverfolgungsimplementierung. Zum Beispiel umfasst eine Ausführungsform einer Einrichtung Folgendes: eine Traversierungshardwarelogik zum Traversieren von Strahlen durch eine Grafikszene, die mehrere Primitive umfasst; und eine Beschleunigungsdatenstrukturverarbeitungseinheit, die Folgendes umfasst: einen Hüllquaderkomprimierer zum Komprimieren eines Satzes von Hüllquadern, um mehrere Hüllquaderkomprimierungsblöcke zu erzeugen, und einen Indexkomprimierer zum Komprimieren eines Satzes von Indizes, um mehrere Indexkomprimierungsblöcke zu erzeugen, und einen Beschleunigungsdatenstruktur-Builder zum Erzeugen von Beschleunigungsstrukturen basierend auf Hüllquaderkomprimierungsblöcken und Indexkomprimierungsblöcken.

公开(公告)号：DE102021121187A1

公开(公告)日：2022-03-03

申请号：DE102021121187

申请日：2021-08-16

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WONG-JONG

IPC: G06T1/20 ,  G06T15/06

Abstract: Einrichtung und Verfahren zur effizienten Grafikverarbeitung mit Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungs-Hardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungs-Hardwarelogik mit einer gekachelten Ressource; und einen Manager gekachelter Ressource zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungs-Hardware-Logik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager gekachelter Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource, der von der Hash-Kennung identifiziert wird, existiert, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuordnen und den neuen Teil mit der Hash-Kennung zu assoziieren.