公开(公告)号：ES3005227T3

公开(公告)日：2025-03-14

申请号：ES19193591

申请日：2019-08-26

Applicant: INTEL CORP

Inventor： WALD INGO ,  BENTHIN CARSTEN ,  AFRA ATTILA TAMAS

IPC: G06T15/06 ,  G06N3/045 ,  G06N3/08 ,  G06T5/60 ,  G06T5/70 ,  G06T15/50

Abstract: Aparato y método para mejorar la eliminación de ruido de imágenes generadas por un motor de renderizado, como un motor de trazado de rayos. Por ejemplo, una implementación renderiza una primera pluralidad de imágenes durante el tiempo de ejecución utilizando un primer recuento de muestras. Un motor de aprendizaje automático realiza la eliminación de ruido de la primera pluralidad de imágenes durante el tiempo de ejecución. Además, se genera una región de referencia a partir de una o más imágenes de la primera pluralidad con un segundo recuento de muestras mayor que el primero. La región de referencia se utiliza posteriormente para realizar un entrenamiento adicional del motor de aprendizaje automático durante el tiempo de ejecución. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：DE102021121187A1

公开(公告)日：2022-03-03

申请号：DE102021121187

申请日：2021-08-16

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WONG-JONG

IPC: G06T1/20 ,  G06T15/06

Abstract: Einrichtung und Verfahren zur effizienten Grafikverarbeitung mit Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungs-Hardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungs-Hardwarelogik mit einer gekachelten Ressource; und einen Manager gekachelter Ressource zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungs-Hardware-Logik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager gekachelter Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource, der von der Hash-Kennung identifiziert wird, existiert, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuordnen und den neuen Teil mit der Hash-Kennung zu assoziieren.

公开(公告)号：AU2020294195A1

公开(公告)日：2021-09-30

申请号：AU2020294195

申请日：2020-12-22

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  VAIDYANATHAN KARTHIK ,  BENTHIN CARSTEN

IPC: G06T17/00

Abstract: Apparatus and method for lossy displaced mesh compression. For example, one embodiment of an apparatus comprises: displacement mapping circuitry/logic to generate an original displacement-mapped mesh by performing a displacement mapping of a plurality of vertices of a base subdivision mesh; and mesh compression circuitry/logic to compress the original displacement-mapped mesh, the mesh compression circuitry/logic comprising a quantizer to quantize the displacement mapping of the plurality of vertices in view of a base mesh to generate a displacement array.

公开(公告)号：AU2020294199B2

公开(公告)日：2025-04-03

申请号：AU2020294199

申请日：2020-12-22

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  VAIDYANATHAN KARTHIK ,  BENTHIN CARSTEN

IPC: G06T17/00

Abstract: Apparatus and method for box-box testing. For example, one embodiment of a processor comprises: a bounding volume hierarchy (BVH) generator to construct a BVH comprising a plurality of hierarchically arranged BVH nodes; traversal circuitry to traverse query boxes through the BVH, the traversal circuitry to read a BVH node from a top of a BVH node stack and to read a query box from a local storage or memory, the traversal circuitry further comprising: box-box testing circuitry and/or logic to compare maximum and minimum X, Y, and Z coordinates of the BVH node and the query box and to generate an overlap indication if overlap is detected for each of the X, Y, and Z dimensions; distance determination circuitry and/or logic to generate a distance value representing an extent of overlap between the BVH node and the query box; and sorting circuitry and/or logic to sort the BVH node within a set of one or more additional BVH nodes based on the distance value.

公开(公告)号：AU2020294199A1

公开(公告)日：2021-09-30

申请号：AU2020294199

申请日：2020-12-22

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  VAIDYANATHAN KARTHIK ,  BENTHIN CARSTEN

IPC: G06T17/00

Abstract: Apparatus and method for box-box testing. For example, one embodiment of a processor comprises: a bounding volume hierarchy (BVH) generator to construct a BVH comprising a plurality of hierarchically arranged BVH nodes; traversal circuitry to traverse query boxes through the BVH, the traversal circuitry to read a BVH node from a top of a BVH node stack and to read a query box from a local storage or memory, the traversal circuitry further comprising: box-box testing circuitry and/or logic to compare maximum and minimum X, Y, and Z coordinates of the BVH node and the query box and to generate an overlap indication if overlap is detected for each of the X, Y, and Z dimensions; distance determination circuitry and/or logic to generate a distance value representing an extent of overlap between the BVH node and the query box; and sorting circuitry and/or logic to sort the BVH node within a set of one or more additional BVH nodes based on the distance value.

公开(公告)号：AU2020294195B2

公开(公告)日：2025-04-03

申请号：AU2020294195

申请日：2020-12-22

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  VAIDYANATHAN KARTHIK ,  BENTHIN CARSTEN

IPC: G06T17/00

Abstract: Apparatus and method for lossy displaced mesh compression. For example, one embodiment of an apparatus comprises: displacement mapping circuitry/logic to generate an original displacement-mapped mesh by performing a displacement mapping of a plurality of vertices of a base subdivision mesh; and mesh compression circuitry/logic to compress the original displacement-mapped mesh, the mesh compression circuitry/logic comprising a quantizer to quantize the displacement mapping of the plurality of vertices in view of a base mesh to generate a displacement array.

公开(公告)号：DE102021118059A1

公开(公告)日：2022-03-10

申请号：DE102021118059

申请日：2021-07-13

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WON-JONG

IPC: G06T15/06

Abstract: Vorrichtung und Verfahren zur effizienten Grafikverarbeitung einschließlich Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungshardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungshardwarelogik mit einer gekachelten Ressource; und einen gekachelten Ressourcenmanager zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungshardwarelogik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager für gekachelte Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource existiert, der durch die Hash-Kennung identifiziert wird, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuweisen und den neuen Teil der Hash-Kennung zuzuordnen.

公开(公告)号：DE102019132001A1

公开(公告)日：2020-07-02

申请号：DE102019132001

申请日：2019-11-26

Applicant: INTEL CORP

Inventor： JANUS SCOTT ,  SURTI PRASOONKUMAR ,  VAIDYANATHAN KARTHIK ,  SUPIKOV ALEXEY ,  LIKTOR GABOR ,  BENTHIN CARSTEN ,  LAWS PHILIP ,  DOYLE MICHAEL

IPC: G06T15/06 ,  G06T15/40

Abstract: Vorrichtung und Verfahren für einen hierarchischen Beamtracer. Eine Ausführungsform einer Vorrichtung umfasst zum Beispiel: einen Beam-Erzeuger zum Erzeugen von Beam-Daten, die einem in eine Grafikszene projizierten Beam zugeordnet sind; einen Bounding-Volume-Hierarchie (BVH) -Erzeuger zum Erzeugen von BVH-Daten, die mehrere hierarchisch angeordnete BVH-Knoten umfassen; eine hierarchische Beam-basierte Durchquerungseinheit, um zu bestimmen, ob der Beam einen aktuellen BVH-Knoten kreuzt, und, falls dies der Fall ist, den Beam reaktiv in N Child-Beams zu unterteilen, um ihn gegen den aktuellen BVH-Knoten zu prüfen, und/oder die BVH-Hierarchie weiter nach unten zu durchqueren, um einen neuen BVH-Knoten auszuwählen, wobei die hierarchische Beam-basierte Durchquerungseinheit aufeinanderfolgende kreuzende Child-Beams iterativ unterteilen und/oder fortfahren soll, die BVH-Hierarchie nach unten zu durchqueren, bis ein Blattknoten erreicht wird, mit dem sich mindestens ein endgültiger Child-Beam kreuzen soll; die hierarchische Beam-basierte Durchquerungseinheit mehrere Rays innerhalb des endgültigen Child-Beam erzeugen soll; und Kreuzungs-Hardware-Logik Kreuzungsprüfung für jegliche Rays ausführen soll, die den Blattknoten kreuzen, wobei die Kreuzungsprüfung Kreuzungen zwischen den Rays, die den Blattknoten kreuzen, und Grundelementen, die durch den Blattknoten begrenzt sind, bestimmen soll.

公开(公告)号：PL3618007T3

公开(公告)日：2025-03-24

申请号：PL19193591

申请日：2019-08-26

Applicant: INTEL CORP

Inventor： WALD INGO ,  BENTHIN CARSTEN ,  AFRA ATTILA TAMAS

IPC: G06T15/06 ,  G06N3/045 ,  G06N3/08 ,  G06T5/60 ,  G06T5/70 ,  G06T15/50

公开(公告)号：ES2997192T3

公开(公告)日：2025-02-14

申请号：ES19202161

申请日：2019-10-09

Applicant: INTEL CORP

Inventor： JANUS SCOTT ,  SURTI PRASOONKUMAR ,  VAIDYANATHAN KARTHIK ,  BENTHIN CARSTEN ,  LAWS PHILIP

IPC: G06T15/06

Abstract: Aparato y método para la aceleración del trazado de rayos utilizando una primitiva de cuadrícula. Por ejemplo, una realización de un aparato comprende: un generador de primitivas de cuadrícula para generar una primitiva de cuadrícula que comprende una pluralidad de primitivas interconectadas adyacentes; un generador de máscara de bits para generar una máscara de bits asociada con la primitiva de cuadrícula, comprendiendo la máscara de bits una pluralidad de valores de máscara de bits, estando cada valor de máscara asociado con una primitiva de la primitiva de cuadrícula; un motor de trazado de rayos que comprende una lógica de hardware de recorrido e intersección para realizar operaciones de recorrido e intersección en las que los rayos se recorren a través de una estructura de datos de aceleración jerárquica y se identifican las intersecciones entre los rayos y una o más de las primitivas interconectadas adyacentes, en donde el motor de trazado de rayos debe leer la máscara de bits para determinar un primer conjunto de primitivas a partir de la primitiva de cuadrícula en las que se realizarán las operaciones de recorrido e intersección y un segundo conjunto de primitivas a partir de la primitiva de cuadrícula en las que no se realizarán las operaciones de recorrido e intersección. (Traducción automática con Google Translate, sin valor legal)