中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

60 records (took 0.021 seconds)

    TECHNIQUES FOR IMPROVING MSAA RENDERING EFFICIENCY
    5.
    发明公开
    TECHNIQUES FOR IMPROVING MSAA RENDERING EFFICIENCY 审中-公开
    一种提高MSSA的效率

    公开(公告)号：EP2936440A4

    公开(公告)日：2016-09-21

    申请号：EP13868697

    申请日：2013-12-19

    Applicant: INTEL CORP

    Inventor： SURTI PRASOONKUMAR ,  PIAZZA THOMAS A

    IPC: G06T15/00 ,  G06T1/20

    CPC classification number: G06T15/503 ,  G06T11/40 ,  G06T15/005 ,  G06T2200/12 ,  G06T2210/08

    Abstract: Various embodiments are generally directed to techniques for causing the storage of a color data value of a clear color to be deferred as rendered color data values are stored for samples. A device comprises a processor circuit and a storage to store instructions that cause the processor circuit to render a pixel from multiple samples taken of a three-dimensional model of an object, the pixel corresponding to a pixel sample data which comprises multiple color storage locations that are each identified by a numeric identifier, and which comprises multiple sample color indices that each correspond to a sample to point to at least one color storage location; and allocate color storage locations in an order selected to define a subset of possible combinations of binary index values among all of the sample color indices as invalid combinations. Other embodiments are described and claimed.

    Sistemas, aparatos y métodos para generar un índice por orden de clasificación y reordenar elementos basándose en el orden de clasificación
    6.
    发明专利
    Sistemas, aparatos y métodos para generar un índice por orden de clasificación y reordenar elementos basándose en el orden de clasificación 未知

    公开(公告)号：ES2905697T3

    公开(公告)日：2022-04-11

    申请号：ES19183504

    申请日：2019-06-28

    Applicant: INTEL CORP

    Inventor： BAUM DAN ,  ZOHAR RONEN ,  MISHRA ASIT ,  SURTI PRASOONKUMAR ,  ELMOUSTAPHA OULD-AHMED-VALL ,  HUGHES CHRISTOPHER ,  HEINECKE ALEXANDER

    IPC: G06F9/30

    Abstract: Un procesador (1390) que comprende: una circuitería de descodificación (1303) para descodificar una instrucción, incluyendo la instrucción un primer campo para identificar una ubicación de un vector de origen, un segundo campo para identificar una ubicación de un vector de destino y un código de operación para indicar a una circuitería de ejecución (1311) que ejecute la instrucción descodificada para clasificar valores del vector de origen y almacenar un resultado de la clasificación en el vector de destino generando, por cada elemento del vector de origen, un valor de índice usando una o más comparaciones del propio elemento y con otros elementos de datos del vector de origen, y permutando los valores de los elementos del vector de origen basándose en los valores de índice para los elementos; y una circuitería de ejecución (1311) para ejecutar la instrucción descodificada como es indicado por el código de operación, en donde la circuitería de ejecución (1311) comprende una circuitería de operaciones matriciales (2301) para generar el índice y una circuitería de procesamiento de vectores (2303) para permutar y almacenar los valores de los elementos basándose en los valores de índice.

    VERBESSERUNG DER DATENLOKALITÄT FÜR GRAFIKPROZESSOREINHEITEN
    9.
    发明专利
    VERBESSERUNG DER DATENLOKALITÄT FÜR GRAFIKPROZESSOREINHEITEN 未知

    公开(公告)号：DE102020130073A1

    公开(公告)日：2021-05-20

    申请号：DE102020130073

    申请日：2020-11-13

    Applicant: INTEL CORP

    Inventor： SURTI PRASOONKUMAR ,  LAKE ADAM ,  HUGHES CHRISTOPHER ,  LUEH GUEI-YUAN ,  MAIYURAN SUBRAMANIAM ,  KOKER ALTUG ,  RANGANATHAN VASANTH ,  KABURLASOS NIKOS ,  XU LIDONG ,  APPU ABHISHEK ,  HOLLAND JAMES ,  BOYCE JILL

    IPC: G06F9/50

    Abstract: Ausführungsformen, die hierin beschrieben sind, umfassen eine Vorrichtung, die mehrere Verarbeitungsressourcen, die eine erste Verarbeitungsressource und eine zweite Verarbeitungsressource umfassen, einen Speicher, der kommunikativ mit der ersten Verarbeitungsressource und der zweiten Verarbeitungsressource gekoppelt ist; und einen Prozessor zum Empfangen von Datenabhängigkeiten für eine oder mehrere Aufgaben, die eine oder mehrere Erzeugeraufgaben, die auf der ersten Verarbeitungsressource ausgeführt werden, und eine oder mehrere Verbraucheraufgaben, die auf der zweiten Verarbeitungsressource ausgeführt werden, umfassen, und eine Datenausgabe von einer oder mehreren Erzeugeraufgaben, die auf der ersten Verarbeitungsressource ausgeführt werden, zu einem kommunikativ mit der zweiten Verarbeitungsressource gekoppelten Cache-Speicher zu bewegen, umfasst. Andere Ausführungsformen können beschrieben und beansprucht sein.

    VERTEILTE KOPIER-ENGINE
    10.
    发明专利
    VERTEILTE KOPIER-ENGINE 未知

    公开(公告)号：DE102020107554A1

    公开(公告)日：2020-09-24

    申请号：DE102020107554

    申请日：2020-03-19

    Applicant: INTEL CORP

    Inventor： SURTI PRASOONKUMAR ,  MISTRY NILAY

    IPC: G06T1/20 ,  G06F9/30

    Abstract: Eine Vorrichtung zum Ermöglichen des Kopierens von Oberflächendaten wird offenbart. Die Vorrichtung weist Kopier-Engine-Hardware auf, die einen Befehl empfangen soll, um auf Oberflächendaten von einer Quellposition im Speicher für eine Zielposition im Speicher zuzugreifen, die Oberflächendaten in mehrere Oberflächendaten-Subblöcke unterteilen soll, die Oberflächendaten-Subblöcke verarbeiten soll, um virtuelle Adressen zu berechnen, auf die Zugriffe auf den Speicher durchzuführen sind, und die Speicherzugriffe durchführen soll.

Patent Agency Ranking