公开(公告)号：PL3396591T3

公开(公告)日：2024-11-25

申请号：PL18163805

申请日：2018-03-23

Applicant: INTEL CORP

Inventor： DAS BARNAN ,  VARERKAR MAYURESH M ,  BISWAL NARAYAN ,  BARAN STANLEY J ,  CILINGIR GOKCEN ,  SHAH NILESH V ,  SHARMA ARCHIE ,  ABDELHAK SHERINE ,  KOTHA PRANEETHA ,  PANDIT NEELAY ,  WEAST JOHN C ,  MACPHERSON MIKE B ,  KIM DUKHWAN ,  HURD LINDA L ,  APPU ABHISHEK R ,  KOKER ALTUG ,  RAY JOYDEEP

IPC: G06V40/10

公开(公告)号：ES2929797T3

公开(公告)日：2022-12-01

申请号：ES19214829

申请日：2018-03-26

Applicant: INTEL CORP

Inventor： KAUL HIMANSHU ,  ANDERS MARK A ,  MATHEW SANU K ,  YAO ANBANG ,  RAY JOYDEEP ,  TANG PING T ,  STRICKLAND MICHAEL S ,  CHEN XIAOMING ,  SHPEISMAN TATIANA ,  APPU ABHISHEK R ,  KOKER ALTUG ,  SINHA KAMAL ,  VEMBU BALAJI ,  NURVITADHI ERIKO ,  BARIK RAJKISHORE ,  LIN TSUNG-HAN ,  RANGANATHAN VASANTH ,  JAHAGIRDAR SANJEEV ,  GALOPPO VON BORRIES NICOLAS

IPC: G06F7/483 ,  G06F7/544 ,  G06F9/30 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: Una realización proporciona un acelerador de hardware de aprendizaje automático que comprende una unidad de cómputo que tiene un sumador y un multiplicador que se comparten entre la ruta de datos enteros y una ruta de datos de punto flotante, los bits superiores de los operandos de entrada al multiplicador se activan durante el punto flotante. operación. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：ES2929749T3

公开(公告)日：2022-12-01

申请号：ES18165269

申请日：2018-03-29

Applicant: INTEL CORP

Inventor： RAY JOYDEEP ,  APPU ABHISHEK R ,  BARAN STANLEY J ,  LEE SANG-HEE ,  MOHAMMED ATTHAR H ,  OH JONG DAE ,  CHAN HIU-FAI R ,  ZHANG XIMIN

IPC: H04N19/176 ,  H04N19/124

Abstract: Una realización puede incluir un procesador de visualización, una memoria para almacenar un cuadro 2D correspondiente a una proyección de un video 360 y un selector de calidad para seleccionar un factor de calidad para un bloque del cuadro 2D en función de la información de calidad de los bloques vecinos del cuadro 2D. , incluidos los bloques que son vecinos solo en el espacio de video 360. El sistema también puede incluir un ajustador de rango para ajustar un rango de búsqueda para el marco 2D basado en un área de búsqueda del marco 2D, un administrador de ventana gráfica para determinar si una solicitud de una ventana gráfica del marco 2D se extiende más allá del primer borde de la ventana 2D. marco y para llenar la ventana de visualización solicitada con información de imagen envolvente, y/o un estimador de movimiento para estimar la información de movimiento en función de la información de color y la información de profundidad. Se describen y reivindican otras realizaciones. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：ES2926704T3

公开(公告)日：2022-10-27

申请号：ES18164092

申请日：2018-03-26

Applicant: INTEL CORP

Inventor： OULD-AHMED-VALL ELMOUSTAPHA ,  BAGHSORKHI SARA S ,  YAO ANBANG ,  NEALIS KEVIN ,  CHEN XIAOMING ,  KOKER ALTUG ,  APPU ABHISHEK R ,  WEAST JOHN C ,  MACPHERSON MIKE B ,  KIM DUKHWAN ,  HURD LINDA L ,  ASHBAUGH BEN J ,  LAKSHMANAN BARATH ,  MA LIWEI ,  RAY JOYDEEP ,  TANG PING T ,  STRICKLAND MICHAEL S

IPC: G06N3/04 ,  G06F9/30 ,  G06F9/38 ,  G06F9/50 ,  G06N3/063 ,  G06N3/08 ,  G06T1/20 ,  G06T15/00

Abstract: Una realización proporciona una unidad de procesamiento de gráficos de propósito general que comprende una unidad de punto flotante de precisión dinámica que incluye una unidad de control que tiene lógica de hardware de seguimiento de precisión para rastrear un número disponible de bits de precisión para datos computados en relación con una precisión objetivo, en donde la precisión dinámica la unidad de punto flotante incluye lógica computacional para generar datos con múltiples precisiones. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：ES2924825T3

公开(公告)日：2022-10-11

申请号：ES18159601

申请日：2018-03-01

Applicant: INTEL CORP

Inventor： KOKER ALTUG ,  WALD INGO ,  PUFFER DAVID ,  MAIYURAN SUBRAMANIAM M ,  SURTI PRASOONKUMAR ,  VEMBU BALAJI ,  LUEH GUEI-YUAN ,  RAMADOSS MURALI ,  APPU ABHISHEK R ,  RAY JOYDEEP

IPC: G06T1/20 ,  G06F9/38 ,  G06F9/46 ,  G06F9/48

Abstract: Una realización proporciona un procesador paralelo que comprende una matriz de procesamiento dentro del procesador paralelo, la matriz de procesamiento incluye múltiples bloques de cómputo, cada bloque de cómputo incluye múltiples grupos de procesamiento configurados para operación en paralelo, en donde cada uno de los múltiples bloques de cómputo es reemplazable de forma independiente. En una realización, se puede generar una sugerencia de prioridad para el código fuente durante la compilación para permitir que una unidad de cálculo determine un punto eficiente para la prioridad. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：PL3401874T3

公开(公告)日：2022-09-05

申请号：PL18159601

申请日：2018-03-01

Applicant: INTEL CORP

Inventor： KOKER ALTUG ,  WALD INGO ,  PUFFER DAVID ,  MAIYURAN SUBRAMANIAM M ,  SURTI PRASOONKUMAR ,  VEMBU BALAJI ,  LUEH GUEI-YUAN ,  RAMADOSS MURALI ,  APPU ABHISHEK R ,  RAY JOYDEEP

IPC: G06T1/20 ,  G06F9/38 ,  G06F9/46 ,  G06F9/48

公开(公告)号：DE102020129969A1

公开(公告)日：2021-05-20

申请号：DE102020129969

申请日：2020-11-13

Applicant: INTEL CORP

Inventor： MAIYURAN SUBRAMANIAM ,  BILAGI DURGAPRASAD ,  RAY JOYDEEP ,  JANUS SCOTT ,  JAHAGIRDAR SANJEEV ,  INSKO BRENT ,  XU LIDONG ,  APPU ABHISHEK R ,  HOLLAND JAMES ,  RANGANATHAN VASANTH ,  KABURLASOS NIKOS ,  KOKER ALTUG ,  TIAN XINMIN ,  LUEH GUEI-YUAN ,  WANG CHANGLIANG

IPC: G06T1/20 ,  G06F9/38 ,  G06T1/40

Abstract: Die hier beschriebenen Ausführungsformen sind im Allgemeinen auf Verbesserungen bezüglich der Leistungs-, Latenzzeit-, Bandbreiten- und/oder Leistungsfähigkeitsprobleme bezüglich der GPU-Verarbeitung/des Cachings gerichtet. Gemäß einer Ausführungsform enthält ein System ein geistiges Eigentum (IP) eines Produzenten (z. B. ein Medien-IP), einen Rechenkern (z. B. eine GPU oder einen KI-spezifischen Kern der GPU), einen Streaming-Puffer, der logisch zwischen dem Produzenten-IP und dem Rechenkern angeordnet ist. Das Produzenten-IP ist betreibbar, Daten aus dem Speicher zu verbrauchen und die Ergebnisse an den Streaming-Puffer auszugeben. Der Rechenkern ist betreibbar, eine KI-Folgerungsverarbeitung basierend auf den Daten aus dem Streaming-Puffer auszuführen und die Ergebnisse der KI-Folgerungsverarbeitung an den Speicher auszugeben.

公开(公告)号：ES3014845T3

公开(公告)日：2025-04-25

申请号：ES21156446

申请日：2018-04-09

Applicant: INTEL CORP

Inventor： RAMADOSS MURALI ,  VEMBU BALAJI ,  SAMSON ERIC C ,  TIAN KUN ,  COWPERTHWAITE DAVID J ,  KOKER ALTUG ,  WANG ZHI ,  RAY JOYDEEP ,  MAIYURAN SUBRAMANIAM M ,  APPU ABHISHEK R

IPC: G06F9/48 ,  G06F9/50 ,  G06T1/20

Abstract: Una realización proporciona una unidad de procesamiento de gráficos de propósito general que comprende un clúster de cómputo que incluye múltiples unidades de cómputo, un módulo de notificación de bloqueo para detectar que una o más unidades de cómputo en el clúster de cómputo están bloqueadas y enviar una notificación de bloqueo, y un módulo de reequilibrio para recibir la notificación de bloqueo, el módulo de reequilibrio para migrar una primera carga de trabajo desde una o más unidades de cómputo bloqueadas en respuesta a la notificación de bloqueo. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：ES2965299T3

公开(公告)日：2024-04-12

申请号：ES20719794

申请日：2020-03-14

Applicant: INTEL CORP

Inventor： APPU ABHISHEK R ,  ANANTARAMAN ARAVINDH ,  OULD-AHMED-VALL ELMOUSTAPHA ,  ANDREI VALENTIN ,  GALOPPO VON BORRIES NICOLAS ,  GEORGE VARGHESE ,  KOKER ALTUG ,  MACPHERSON MIKE ,  MAIYURAN SUBRAMANIAM ,  RAY JOYDEEP ,  PAPPU LAKSHMINARAYANA ,  GARCIA GUADALUPE

IPC: G06F9/30 ,  G06F7/58 ,  G06F9/38 ,  G06F9/50 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0804 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0875 ,  G06F12/0893 ,  G06F12/0895 ,  G06F12/12 ,  G06F12/128 ,  G06F15/173 ,  G06F16/245 ,  G06F16/2453 ,  G06F16/27

Abstract: Métodos y aparatos relacionados con técnicas de controlador de memoria. En un ejemplo, un aparato comprende una memoria caché, una memoria de gran ancho de banda y un procesador acoplado comunicativamente a la memoria caché y a la memoria de gran ancho de banda, el procesador para gestionar la transferencia de datos entre la memoria caché y la memoria de gran ancho de banda para Operaciones de acceso a la memoria dirigidas a la memoria de gran ancho de banda. También se divulgan y reivindican otras realizaciones. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：PL3385840T3

公开(公告)日：2023-12-11

申请号：PL18161868

申请日：2018-03-14

Applicant: INTEL CORP

Inventor： RAY JOYDEEP ,  APPU ABHISHEK R ,  K PATTABHIRAMAN ,  VEMBU BALAJI ,  KOKER ALTUG ,  COORAY NIRANJAN L ,  MASTRONARDE JOSH B

IPC: G06F9/455 ,  G06F9/48 ,  G06F9/50 ,  G06F12/0842 ,  G06F12/121 ,  G06T1/60 ,  G06T15/00 ,  G06T15/04 ,  G06T15/80 ,  G06T17/10 ,  G06T17/20 ,  G09G5/00 ,  G09G5/36 ,  G09G5/393