公开(公告)号：PL3385840T3

公开(公告)日：2023-12-11

申请号：PL18161868

申请日：2018-03-14

Applicant: INTEL CORP

Inventor： RAY JOYDEEP ,  APPU ABHISHEK R ,  K PATTABHIRAMAN ,  VEMBU BALAJI ,  KOKER ALTUG ,  COORAY NIRANJAN L ,  MASTRONARDE JOSH B

IPC: G06F9/455 ,  G06F9/48 ,  G06F9/50 ,  G06F12/0842 ,  G06F12/121 ,  G06T1/60 ,  G06T15/00 ,  G06T15/04 ,  G06T15/80 ,  G06T17/10 ,  G06T17/20 ,  G09G5/00 ,  G09G5/36 ,  G09G5/393

公开(公告)号：ES2959307T3

公开(公告)日：2024-02-23

申请号：ES18161868

申请日：2018-03-14

Applicant: INTEL CORP

Inventor： RAY JOYDEEP ,  APPU ABHISHEK R ,  K PATTABHIRAMAN ,  VEMBU BALAJI ,  KOKER ALTUG ,  COORAY NIRANJAN L ,  MASTRONARDE JOSH B

IPC: G06F9/455 ,  G06F9/48 ,  G06F9/50 ,  G06F12/0842 ,  G06F12/121 ,  G06T1/60 ,  G06T15/00 ,  G06T15/04 ,  G06T15/80 ,  G06T17/10 ,  G06T17/20 ,  G09G5/00 ,  G09G5/36 ,  G09G5/393

Abstract: Se describen un aparato y un método para asignar memorias locales a máquinas virtuales. Por ejemplo, una realización de un aparato comprende: un transmisor de comandos para poner en cola comandos de una pluralidad de máquinas virtuales (VM) o aplicaciones, los comandos se distribuirán desde el transmisor de comandos y se ejecutarán mediante recursos de procesamiento de gráficos de una unidad de procesamiento de gráficos (GPU).); una caché de mosaicos para almacenar datos gráficos asociados con la pluralidad de VM o aplicaciones a medida que los recursos de procesamiento de gráficos ejecutan los comandos; y lógica de hardware de asignación de caché de teselas para asignar una primera parte de la caché de teselas a una primera VM o aplicación y una segunda parte de la caché de teselas a una segunda VM o aplicación; la lógica de hardware de asignación de caché de mosaicos para asignar además una primera región en la memoria del sistema para almacenar datos excedentes cuando la primera porción del caché de mosaicos y/o la segunda porción del caché de archivos se llena. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：DE112018005527T5

公开(公告)日：2020-07-02

申请号：DE112018005527

申请日：2018-07-09

Applicant: INTEL CORP

Inventor： DUBEL WILLIAM S ,  MASTRONARDE JOSH B ,  TESHOME MELAKU

IPC: G06F1/32 ,  G06T1/20 ,  G09G5/36

Abstract: Die Ausführungsformen sind allgemein auf das automatische Aufwecken von Leistungsdomänen für Grafikkonfigurationsanforderungen gerichtet. In einer Ausführungsform weist eine Vorrichtung eine Schnittstelle zum Erhalten einer Grafikkonfigurationsanforderung, wobei die Grafikkonfigurationsanforderung an ein Zielgrafikregister in einer Grafikdomäne gerichtet ist; Register zum Speichern von Daten, wobei die Register ein oder mehrere Konfigurationsregister umfassen, auf die zum Speichern der Grafikkonfigurationsanforderung zugegriffen werden kann; eine automatische Leistungsdomänenbestimmungslogik zum Bestimmen einer Leistungsdomäne für das Zielgrafikregister basierend auf geteilten Informationen, auf die von der automatischen Leistungsdomänenbestimmungslogik zugegriffen wird; und eine Aufweckanzeigelogik zum Bestimmen, ob sich die Leistungsdomäne für das Zielgrafikregister in einem Zustand mit verringerter Leistung befindet, und nach dem Durchführen einer Bestimmung eines Zustands mit verringerter Leistung, zum Erzeugen einer Aufweckanzeige für die Leistungsdomäne, auf.