-
公开(公告)号:PL3938914T3
公开(公告)日:2025-03-31
申请号:PL20718903
申请日:2020-03-14
Applicant: INTEL CORP
Inventor: RAY JOYDEEP , COORAY NIRANJAN , MAIYURAN SUBRAMANIAM , KOKER ALTUG , SURTI PRASOONKUMAR , GEORGE VARGHESE , ANDREI VALENTIN , APPU ABHISHEK , GARCIA GUADALUPE , K PATTABHIRAMAN , KIM SUNGYE , KUMAR SANJAY , MAROLIA PRATIK , OULD-AHMED-VALL ELMOUSTAPHA , RANGANATHAN VASANTH , SADLER WILLIAM , STRIRAMASSARMA LAKSHMINARAYANAN
IPC: G06F12/0804 , G06F7/58 , G06F9/30 , G06F9/38 , G06F9/50 , G06F12/02 , G06F12/06 , G06F12/0811 , G06F12/0862 , G06F12/0866 , G06F12/0875 , G06F12/0893 , G06F12/0895 , G06F12/12 , G06F12/128 , G06F15/173 , G06F16/245
-
公开(公告)号:ES3003288T3
公开(公告)日:2025-03-10
申请号:ES20718903
申请日:2020-03-14
Applicant: INTEL CORP
Inventor: RAY JOYDEEP , COORAY NIRANJAN , MAIYURAN SUBRAMANIAM , KOKER ALTUG , SURTI PRASOONKUMAR , GEORGE VARGHESE , ANDREI VALENTIN , APPU ABHISHEK , GARCIA GUADALUPE , K PATTABHIRAMAN , KIM SUNGYE , KUMAR SANJAY , MAROLIA PRATIK , OULD-AHMED-VALL ELMOUSTAPHA , RANGANATHAN VASANTH , SADLER WILLIAM , STRIRAMASSARMA LAKSHMINARAYANAN
IPC: G06F12/0804 , G06F7/58 , G06F9/30 , G06F9/38 , G06F9/50 , G06F12/02 , G06F12/06 , G06F12/0811 , G06F12/0862 , G06F12/0866 , G06F12/0875 , G06F12/0893 , G06F12/0895 , G06F12/12 , G06F12/128 , G06F15/173 , G06F16/245
Abstract: Las realizaciones descritas en este documento proporcionan técnicas para permitir la reconfiguración dinámica de la memoria en una unidad de procesamiento de gráficos de propósito general. Una realización descrita en este documento permite la reconfiguración dinámica de las asignaciones de bancos de memoria caché en función de las estadísticas de hardware. Una realización permite la traducción de direcciones de memoria virtual utilizando páginas mixtas de cuatro kilobytes y sesenta y cuatro kilobytes dentro de la misma jerarquía de tabla de páginas y bajo el mismo directorio de páginas. Una realización proporciona un procesador de gráficos y un sistema de procesamiento heterogéneo asociado que tiene regiones cercanas y lejanas del mismo nivel de una jerarquía de caché. (Traducción automática con Google Translate, sin valor legal)
-
公开(公告)号:PL3385840T3
公开(公告)日:2023-12-11
申请号:PL18161868
申请日:2018-03-14
Applicant: INTEL CORP
Inventor: RAY JOYDEEP , APPU ABHISHEK R , K PATTABHIRAMAN , VEMBU BALAJI , KOKER ALTUG , COORAY NIRANJAN L , MASTRONARDE JOSH B
-
公开(公告)号:ES2959307T3
公开(公告)日:2024-02-23
申请号:ES18161868
申请日:2018-03-14
Applicant: INTEL CORP
Inventor: RAY JOYDEEP , APPU ABHISHEK R , K PATTABHIRAMAN , VEMBU BALAJI , KOKER ALTUG , COORAY NIRANJAN L , MASTRONARDE JOSH B
IPC: G06F9/455 , G06F9/48 , G06F9/50 , G06F12/0842 , G06F12/121 , G06T1/60 , G06T15/00 , G06T15/04 , G06T15/80 , G06T17/10 , G06T17/20 , G09G5/00 , G09G5/36 , G09G5/393
Abstract: Se describen un aparato y un método para asignar memorias locales a máquinas virtuales. Por ejemplo, una realización de un aparato comprende: un transmisor de comandos para poner en cola comandos de una pluralidad de máquinas virtuales (VM) o aplicaciones, los comandos se distribuirán desde el transmisor de comandos y se ejecutarán mediante recursos de procesamiento de gráficos de una unidad de procesamiento de gráficos (GPU).); una caché de mosaicos para almacenar datos gráficos asociados con la pluralidad de VM o aplicaciones a medida que los recursos de procesamiento de gráficos ejecutan los comandos; y lógica de hardware de asignación de caché de teselas para asignar una primera parte de la caché de teselas a una primera VM o aplicación y una segunda parte de la caché de teselas a una segunda VM o aplicación; la lógica de hardware de asignación de caché de mosaicos para asignar además una primera región en la memoria del sistema para almacenar datos excedentes cuando la primera porción del caché de mosaicos y/o la segunda porción del caché de archivos se llena. (Traducción automática con Google Translate, sin valor legal)
-
公开(公告)号:PL3385838T3
公开(公告)日:2022-02-28
申请号:PL18159474
申请日:2018-03-01
Applicant: INTEL CORP
Inventor: VEMBU BALAJI , TANNER JASON , RAY JOYDEEP , KOKER ALTUG , APPU ABHISHEK R , K PATTABHIRAMAN
-
6.
公开(公告)号:DE112020000874T5
公开(公告)日:2021-11-11
申请号:DE112020000874
申请日:2020-03-14
Applicant: INTEL CORP
Inventor: KOKER ALTUG , RAY JOYDEEP , ANANTARAMAN ARAVINDH , ANDREI VALENTIN , APPU ABHISHEK , COLEMAN SEAN , GALOPPO VON BORRIES NICOLAS , GEORGE VARGHESE , K PATTABHIRAMAN , KIM SUNGYE , MACPHERSON MIKE , MAIYURAN SUBRAMANIAM , OULD-AHMED-VALL ELMOUSTAPHA , RANGANATHAN VASANTH , VALERIO JAMES
IPC: G06F12/0806
Abstract: Systeme und Methoden zum Aktualisieren von fernen speicherseitigen Caches in einer Multi-GPU-Konfiguration sind hier offenbart. In einer Ausführungsform beinhaltet ein Grafikprozessor für eine Multi-Kachel-Architektur eine erste Grafikverarbeitungseinheit (GPU) mit einem ersten Speicher, einen ersten speicherseitigen Cachespeicher, einem erstem Kommunikations-Fabric und einer ersten Speicherverwaltungseinheit (MMU). Der Grafikprozessor beinhaltet eine zweite Grafikverarbeitungseinheit (GPU) mit einem zweiten Speicher, einen zweiten speicherseitigen Cachespeicher, einer zweiten Speicherverwaltungseinheit (MMU) und einem zweiten Kommunikations-Fabric, das kommunikativ mit dem ersten Kommunikations-Fabric gekoppelt ist. Die erste MMU ist zum Steuern von Speicheranforderungen für den ersten Speicher, zum Aktualisieren von Inhalt in dem ersten Speicher, zum Aktualisieren von Inhalt in dem ersten speicherseitigen Cachespeicher und zum Bestimmen, ob der Inhalt in dem zweiten speicherseitigen Cachespeicher aktualisiert werden soll, konfiguriert ist.
-
公开(公告)号:ES2905866T3
公开(公告)日:2022-04-12
申请号:ES18159474
申请日:2018-03-01
Applicant: INTEL CORP
Inventor: VEMBU BALAJI , TANNER JASON , RAY JOYDEEP , KOKER ALTUG , APPU ABHISHEK R , K PATTABHIRAMAN
Abstract: Un aparato que comprende: una unidad de procesamiento gráfico (800) que incluye un motor de visualización (2211, 840) para representar una secuencia de imágenes de vídeo a una memoria intermedia de fotogramas (2231); un codificador (2212) para comprimir la secuencia de imágenes de vídeo para generar una secuencia de imágenes de vídeo comprimidas a una memoria intermedia de flujo comprimido (2232); un controlador de interfaz de red (2213) para transmitir las imágenes de vídeo comprimidas a través de un enlace de red a un visualizador remoto (2214); una pluralidad de registros de puntero de memoria intermedia (2221, 2222, 2223) para almacenar punteros de lectura y punteros de escritura que identifican ubicaciones de lectura y ubicaciones de escritura, respectivamente, en una memoria intermedia de fotogramas (2231) y la memoria intermedia de flujo comprimido (2232); una unidad de procesamiento central, CPU (2204), para inicializar los punteros de lectura y punteros de escritura para procesar una o más de las imágenes de vídeo; y el motor de visualización (2211) para acceder a un primer puntero de escritura para escribir en una ubicación especificada en la memoria intermedia de fotogramas (2231), el codificador (2212) para comenzar a leer de la memoria intermedia de fotogramas (2231) basándose en un primer valor de puntero de lectura, el codificador (2212) para escribir en la memoria intermedia de flujo comprimido (2232) basándose en un segundo valor de puntero de escritura, y el controlador de interfaz de red (2213) para leer de la memoria intermedia de flujo comprimido (2232) basándose en un segundo valor de puntero de lectura, el primer y segundo valores de puntero de escritura y lectura que hay que actualizar sin intervención de la CPU (2204) a medida que el motor de visualización (2211) escribe en la memoria intermedia de fotogramas (2231), el codificador (2212) lee de la memoria intermedia de fotogramas (2231) y escribe en la memoria intermedia de flujo comprimido (2232), y el controlador de interfaz de red (2213) lee de la memoria intermedia de flujo comprimido (2232); caracterizado por que el motor de visualización (2211) es para transmitir una señal de notificación al codificador (2212) cuando el primer puntero de escritura alcanza un macrobloque, el codificador (2212) para, en respuesta, comenzar a leer de la memoria intermedia de fotogramas (2231) en el primer valor de puntero de lectura.
-
公开(公告)号:DE112020000850T5
公开(公告)日:2022-01-20
申请号:DE112020000850
申请日:2020-03-14
Applicant: INTEL CORP
Inventor: KOKER ALTUG , STRIRAMASSARMA LAKSHMINARAYANAN , ANANTARAMAN ARAVINDH , ANDREI VALENTIN , APPU ABHISHEK R , COLEMAN SEAN , GEORGE VARGHESE , K PATTABHIRAMAN , MACPHERSON MIKE , MAIYURAN SUBRAMANIAM , OULD-AHMED-VALL ELMOUSTAPHA , RANGANATHAN VASANTH , RAY JOYDEEP , S JAYAKRISHNA P , SURTI PRASOONKUMAR
IPC: G06F9/38
Abstract: Ausführungsformen sind im Allgemeinen auf Cache-Struktur und -Nutzung ausgerichtet. Eine Ausführungsform einer Einrichtung beinhaltet einen oder mehrere Prozessoren, einschließlich eines Grafikprozessors; einen Speicher zum Speichern von Daten zur Verarbeitung durch den einen oder die mehreren Prozessoren; und einen Cache zum Cachen von Daten aus dem Speicher; wobei die Einrichtung dazu ausgelegt ist, ein dynamisches Overfetching von Cachezeilen für den Cache bereitzustellen, einschließlich Empfangen einer Leseanforderung und Zugreifen auf den Cache für die angeforderten Daten, und bei einem Fehltreffer im Cache, Overfetching von Daten aus dem Speicher oder einem Cache höherer Ebene zusätzlich zum Abrufen der angeforderten Daten, wobei das Overfetching von Daten zumindest teilweise auf einer aktuellen Overfetching-Grenze basiert und dafür sorgt, dass Daten bis zur aktuellen Overfetching-Grenze im Voraus abgerufen werden.
-
公开(公告)号:DE112020001256T5
公开(公告)日:2022-01-05
申请号:DE112020001256
申请日:2020-03-14
Applicant: INTEL CORP
Inventor: APPU ABHISHEK R , KOKER ALTUG , ANANTARAMAN ARAVINDH , OULD-AHMED-VALL ELMOUSTAPHA , RAY JOYDEEP , MACPHERSON MIKE , ANDREI VALENTIN , GALOPPO VON BORRIES NICOLAS , GEORGE VARGHESE , MAIYURAN SUBRAMANIAM , RANGANATHAN VASANTH , S JAYAKRISHNA P , K PATTABHIRAMAN , KAMMA SUDHAKAR
IPC: G06F9/30
Abstract: Verfahren und Einrichtungen in Bezug auf Techniken zur Datenkompression. In einem Beispielumfasst eine Vorrichtung einen Prozessor zum Empfangen einer Datenkompressionsanweisung für ein Speichersegment; und als Reaktion auf die Datenkompressionsanweisung, Komprimieren einer Sequenz identischer Speicherwerte als Reaktion auf eine Bestimmung, dass die Sequenz identischer Speicherwerte eine Länge aufweist, die eine Schwelle überschreitet. Andere Ausführungsformen werden auch offenbart und beansprucht.
-
-
-
-
-
-
-
-