Ferroelektrischer Kondensator mit isolierendem Dünnfilm

    公开(公告)号:DE102020102980A1

    公开(公告)日:2020-09-10

    申请号:DE102020102980

    申请日:2020-02-05

    Applicant: INTEL CORP

    Abstract: Beschrieben wird ein Kondensator auf ferroelektrischer Basis, der die Zuverlässigkeit eines ferroelektrischen Speichers durch die Verwendung eines isolierenden Dünnfilms mit geringem Lecken verbessert. Bei einem Beispiel ist der isolierende Dünnfilm mit geringem Lecken zwischen einer unteren Elektrode und einem ferroelektrischen Oxid positioniert. Bei einem anderen Beispiel ist der isolierende Dünnfilm mit geringem Lecken zwischen einer oberen Elektrode und einem ferroelektrischen Oxid positioniert. Bei einem wiederum anderen Beispiel ist der isolierende Dünnfilm mit geringem Lecken in der Mitte eines ferroelektrischen Oxids positioniert, um den Leckstrom zu reduzieren und die Zuverlässigkeit des ferroelektrischen Oxids zu verbessern.

    Transistoren, die zweidimensionale Materialien beinhalten

    公开(公告)号:DE102021121649A1

    公开(公告)日:2022-03-31

    申请号:DE102021121649

    申请日:2021-08-20

    Applicant: INTEL CORP

    Abstract: [344] Hier werden Transistoren, die zweidimensionale Materialien beinhalten, sowie zugehörige Verfahren und Vorrichtungen offenbart. Bei einigen Ausführungsformen kann ein Transistor ein erstes zweidimensionales Kanalmaterial und ein zweites zweidimensionales Source/Drain (S/D)-Material in einem Source/Drain (S/D) beinhalten und das erste zweidimensionale Material und das zweite zweidimensionale Material können unterschiedliche Zusammensetzungen oder Dicken aufweisen. Bei einigen Ausführungsformen kann ein Transistor ein erstes zweidimensionales Material in einem Kanal und ein zweites zweidimensionales Material in einem Source/Drain (S/D) beinhalten, wobei das erste zweidimensionale Material ein Einkristallmaterial ist und das zweite zweidimensionale Material ein Einkristallmaterial ist.

    TRANSISTORVORRICHTUNG MIT VERSCHIEDENARTIG ANGEPASSTEN GATE-DIELEKTRIKUMSSCHICHTEN

    公开(公告)号:DE102020104834A1

    公开(公告)日:2020-10-01

    申请号:DE102020104834

    申请日:2020-02-25

    Applicant: INTEL CORP

    Abstract: Techniken und Mechanismen zur Bereitstellung einer elektrischen Isolierung zwischen einem Gate und einem Kanalgebiet einer nichtplanaren Schaltungsvorrichtung. Bei einer Ausführungsform erstrecken sich die Gate-Struktur und Isolations-Spacer auf jeweiligen gegenüberliegenden Seiten der Gate-Struktur jeweils über einer Halbleiterfinnenstruktur. In einem Gebiet zwischen den Isolations-Spacern erstreckt sich eine erste dielektrische Schicht anpassend über der Finne, und eine zweite dielektrische Schicht grenzt an der ersten dielektrischen Schicht an und erstreckt sich anpassend über dieser. Eine an der zweiten dielektrischen Schicht und den Isolations-Spacern angrenzende dritte dielektrische Schicht erstreckt sich unter der Gate-Struktur. Von der ersten, der zweiten und der dritten dielektrischen Schicht ist die dritte dielektrische Schicht an jeweilige Seitenwände der Isolations-Spacer angepasst. Bei einer anderen Ausführungsform hat die zweite dielektrische Schicht eine Dielektrizitätskonstante, die größer als die der ersten dielektrischen Schicht ist und gleich der oder kleiner als die der dritten dielektrischen Schicht ist.

Patent Agency Ranking