PROGRAMMIERBARER UMORDNUNGSPUFFER FÜR DEKOMPRIMIERUNG

    公开(公告)号:DE102020127035A1

    公开(公告)日:2021-05-20

    申请号:DE102020127035

    申请日:2020-10-14

    Applicant: INTEL CORP

    Abstract: Hierin beschriebene Beispiele betreffen eine Dekomprimierungsengine, die anfordern, kann, dass komprimierte Daten über einen Arbeitsspeicherbus übertragen werden. In einigen Fällen hat der Arbeitsspeicherbus eine Breite, die mehrere Datenübertragungen erfordert, um die angeforderten Daten zu übertragen. Im Fall, dass angeforderte Daten der Dekomprimierungsengine in Reihenfolge zu präsentieren sind, kann ein Umordnungspuffer verwendet werden, um Einträge von Daten zu speichern. Wenn ein Kopfzeileneintrag empfangen wird, kann der Eintrag der Dekomprimierungsengine bereitgestellt werden. Wenn ein letzter Eintrag in einer Gruppe von einem oder mehreren Einträgen empfangen wird, werden der Dekomprimierungsengine alle Einträge der Gruppe in Reihenfolge präsentiert. In einigen Beispielen kann eine Dekomprimierungsengine Arbeitsspeicherressourcen ausleihen, die zur Verwendung durch einen anderen Arbeitsspeicherclient zugeteilt sind, um eine zur Verwendung verfügbare Größe eines Umordnungspuffers zu erweitern. Ein Arbeitsspeicherclient mit Überschusskapazität und einer langsamsten Wachstumsrate kann zum Beispiel ausgewählt werden, um Arbeitsspeicherressourcen von ihm auszuleihen.

    VERWENDUNG EINES EFEHLS EINER RCHITEKTUR MIT EINEM EFEHLSSATZ (ISA) ZUR EKTORNORMALISIERUNG

    公开(公告)号:DE102020129756A1

    公开(公告)日:2021-05-20

    申请号:DE102020129756

    申请日:2020-11-11

    Applicant: INTEL CORP

    Abstract: Hier beschriebene Ausführungsformen sind im Allgemeinen auf einen verbesserten Vektornormalisierungsbefehl gerichtet. Eine Ausführungsform eines Verfahrens weist in Antwort auf Empfang durch eine GPU eines einzelnen Befehls, der eine Vektornormalisierungsoperation spezifiziert, die an V Vektoren durchzuführen ist, auf: (i) Erzeugen V quadratischer Längenwerte, mit jeweils N, durch eine erste Verarbeitungseinheit, indem, für jeweils N Sätze von Eingängen, die jeweils mehrere Komponentenvektoren für N der Vektoren darstellen, N parallele Skalarproduktoperationen an den N Sätzen von Eingängen durchgeführt werden. Erzeugen von V Sätzen von Ausgängen, die mehrere normalisierte Komponentenvektoren der V Vektoren darstellen, mit jeweils N, durch eine zweite Verarbeitungseinheit, indem, für jeweils N quadratische Längenwerte der V quadratischen Längenwerte, N parallele Operationen an den N quadratischen Längenwerten durchgeführt werden, wobei jede der N parallelen Operationen eine Kombination einer reziproken Quadratwurzelfunktion und einer Vektorskalierungsfunktion implementiert.

    MECHANISMUS ZUM DURCHFÜHREN VON ERWEITERTEN MATHEMATISCHEN GLEITKOMMAOPERATIONEN MIT EINFACHER GENAUIGKEIT

    公开(公告)号:DE102020108411A1

    公开(公告)日:2020-10-08

    申请号:DE102020108411

    申请日:2020-03-26

    Applicant: INTEL CORP

    Abstract: Ein Prozessor zum Ermöglichen der Ausführung einer Gleitkommaoperation mit einfacher Präzision an einem Operanden wird offenbart. Der Prozessor weist eine oder mehrere Ausführungseinheiten auf, die jeweils über mehrere Gleitkommaeinheiten verfügen, um eine oder mehrere Anweisungen zum Durchführen der Gleitkommaoperation mit einfacher Präzision an dem Operanden auszuführen, beinhaltend das Durchführen einer Gleitkommaoperation an einer Exponentkomponente des Operanden; und das Durchführen einer Gleitkommaoperation an einer Mantissenkomponente des Operanden, umfassend das Aufteilen der Mantissenkomponente in eine erste Teilkomponente und eine zweite Teilkomponente, das Bestimmen eines Ergebnisses der Gleitkommaoperation für die erste Teilkomponente und das Bestimmen eines Ergebnisses der Gleitkommaoperation für die zweite Teilkomponente und das Zurückgeben eines Ergebnisses der Gleitkommaoperation.

Patent Agency Ranking