中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

15 records (took 0.023 seconds)

    Polymerblockgehäuse mit Durchkontakten
    3.
    发明专利
    Polymerblockgehäuse mit Durchkontakten 未知

    公开(公告)号：DE112010005011T5

    公开(公告)日：2012-11-22

    申请号：DE112010005011

    申请日：2010-11-19

    Applicant: INTEL CORP

    Inventor： SALAMA ISLAM A ,  ROY MIHIR K ,  SANKMAN ROBERT L ,  GURUMURTHY CHARAVANA K

    IPC: H01L21/60 ,  H01L23/485 ,  H01L23/50 ,  H05K3/46

    Abstract: Es werden Verfahren zum Ausbilden eines Integrierten-Schaltkreis-Chip-Gehäuses mit Durchkontakten in einem Polymerblock und solche Gehäuse beschrieben. Zum Beispiel kann eine erste Zwischenverbindungsschicht auf einem geformten Polymerblock ausgebildet werden, wobei die erste Zwischenverbindungsschicht erste Zwischenverbindungen durch eine erste Polymerschicht hindurch und zu dem Block umfasst. Dann kann mindestens eine zweite Zwischenverbindungsschicht auf der ersten Zwischenverbindungsschicht ausgebildet werden, wobei die zweite Zwischenverbindungsschicht zweite Zwischenverbindungen durch eine zweite Polymerschicht hindurch und zu den ersten Zwischenverbindungen der ersten Zwischenverbindungsschicht umfasst. Dann können Durchkontakte durch den Block hindurch, in die erste Zwischenverbindungsschicht hinein und zu den ersten Zwischenverbindungen ausgebildet werden. Die Durchkontakte können mit Lot gefüllt werden, um Höcker zu bilden, die die ersten Zwischenverbindungen berühren und sich oberhalb des Blocks erstrecken. Es werden noch weitere Ausführungsformen beschrieben und beansprucht.

    THROUGH MOLD VIA POLYMER BLOCK PACKAGE
    4.
    发明申请
    THROUGH MOLD VIA POLYMER BLOCK PACKAGE 审中-公开
    通过聚合物块包装通过模具

    公开(公告)号：WO2011087573A3

    公开(公告)日：2011-09-29

    申请号：PCT/US2010057436

    申请日：2010-11-19

    Applicant: INTEL CORP ,  ROY MIHIR K ,  SALAMA ISLAM A ,  GURUMURTHY CHARAVANA K ,  SANKMAN ROBERT L

    Inventor： ROY MIHIR K ,  SALAMA ISLAM A ,  GURUMURTHY CHARAVANA K ,  SANKMAN ROBERT L

    IPC: H01L23/485 ,  H01L21/60 ,  H05K3/46

    CPC classification number: H01L23/49822 ,  H01L21/4857 ,  H01L23/49816 ,  H01L24/13 ,  H01L2224/16225 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00

    Abstract: Methods for forming an integrated circuit chip package having through mold vias in a polymer block, and such packages are described. For example, a first interconnect layer may be formed on a molded polymer block, wherein the first interconnect layer comprises first interconnects through a first polymer layer and to the block. Then, at least one second interconnect layer may be formed on the first interconnect layer, wherein the second interconnect layer comprises second interconnects through a second polymer layer and to the first interconnects of the first interconnect layer. Through mold vias may then be formed through the block, into the first interconnect layer, and to the first interconnects. The through mold vias may be filled with solder to form bumps contacting the first interconnects and extending above the block. Other embodiments are also described and claimed.

    Abstract translation: 描述了通过聚合物块中的通孔形成集成电路芯片封装的方法，以及这些封装。 例如，第一互连层可以形成在模制的聚合物嵌段上，其中第一互连层包括通过第一聚合物层和嵌段的第一互连。 然后，可以在第一互连层上形成至少一个第二互连层，其中第二互连层包括通过第二聚合物层和第一互连层的第一互连的第二互连。 然后可以通过模具通孔形成通孔，进入第一互连层和第一互连。 通孔模具可以填充焊料，以形成与第一互连件接触并在块体上方延伸的凸块。 还描述和要求保护其他实施例。

    HYBRID-CORE THROUGH HOLES AND VIAS
    5.
    发明申请
    HYBRID-CORE THROUGH HOLES AND VIAS 审中-公开
    混合核心通过洞穴和六角形

    公开(公告)号：WO2012078335A3

    公开(公告)日：2012-08-16

    申请号：PCT/US2011061239

    申请日：2011-11-17

    Applicant: INTEL CORP ,  ROY MIHIR K ,  SALAMA ISLAM A ,  LI YONGGANG

    Inventor： ROY MIHIR K ,  SALAMA ISLAM A ,  LI YONGGANG

    IPC: H05K3/46 ,  H01L23/045 ,  H01L23/055 ,  H01L23/12 ,  H05K3/40

    CPC classification number: H05K3/422 ,  G06F1/183 ,  H01L23/492 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2924/0002 ,  Y10T29/49165 ,  H01L2924/00

    Abstract: A semiconductor device substrate includes a front section and back section that are laminated cores disposed on a front- and back surfaces of a first core. The first core has a cylindrical plated through hole that has been metal plated and filled with air-core material. The front- and back sections have laser-drilled tapered vias that are filled with conductive material and that are coupled to the plated through hole. The back section includes an integral inductor coil that communicates to the front section. The first core and the laminated-cores form a hybrid-core semiconductor device substrate with an integral inductor coil.

    Abstract translation: 半导体器件基板包括前部和后部，其是设置在第一芯的前表面和后表面上的层叠芯。 第一芯具有圆柱形电镀通孔，其已被金属电镀并填充有空芯材料。 前部和后部具有激光钻孔的锥形通孔，其填充有导电材料并且连接到电镀通孔。 后部包括与前部连通的整体电感线圈。 第一芯和层叠芯形成具有集成电感线圈的混合芯半导体器件衬底。

    METHOD OF ENABLING SELECTIVE AREA PLATING ON A SUBSTRATE
    6.
    发明申请
    METHOD OF ENABLING SELECTIVE AREA PLATING ON A SUBSTRATE 审中-公开
    在基板上实现选择区域的方法

    公开(公告)号：WO2009042741A2

    公开(公告)日：2009-04-02

    申请号：PCT/US2008077612

    申请日：2008-09-25

    Applicant: INTEL CORP ,  BCHIR OMAR J ,  JOMAA HOUSSAM ,  SALAMA ISLAM A ,  LI YONGGANG

    Inventor： BCHIR OMAR J ,  JOMAA HOUSSAM ,  SALAMA ISLAM A ,  LI YONGGANG

    IPC: H01L21/306 ,  H01L21/30

    CPC classification number: C23C18/1605 ,  C23C18/1651 ,  C23C18/1653 ,  C25D5/022 ,  C25D5/10 ,  H05K3/0035 ,  H05K3/107 ,  H05K3/108 ,  H05K3/423 ,  H05K2201/09509 ,  H05K2201/09563

    Abstract: A method of enabling selective area plating on a substrate includes forming a first electrically conductive layer (310) over substantially all of the substrate, covering sections of the first electrically conductive layer with a mask (410) such that the first electrically conductive layer has a masked portion and an unmasked portion, forming a second electrically conductive layer (710, 1210), the second electrically conductive layer forming only over the unmasked portion of the first electrically conductive layer, and removing the mask and the masked portion of the first electrically conductive layer. In an embodiment, the mask covering sections of the first electrically conductive layer is a non-electrically conductive substance (1010) applied with a stamp (1020). In an embodiment, the mask is a black oxide layer.

    Abstract translation: 一种使得在衬底上进行选择性区域电镀的方法包括在基本上所有衬底上形成第一导电层（310），用掩模（410）覆盖第一导电层的部分，使得第一导电层具有 掩模部分和未屏蔽部分，形成第二导电层（710,1012），所述第二导电层仅形成在所述第一导电层的未掩模部分上，并且去除所述掩模和所述第一导电层的所述掩蔽部分 层。 在实施例中，第一导电层的掩模覆盖部分是施加有印模（1020）的非导电物质（1010）。 在一个实施例中，掩模是黑色氧化物层。

    Hybridkern-Durchgangslöcher und -Durchkontakte
    10.
    发明专利
    Hybridkern-Durchgangslöcher und -Durchkontakte 未知

    公开(公告)号：DE112011104326T5

    公开(公告)日：2013-09-26

    申请号：DE112011104326

    申请日：2011-11-17

    Applicant: INTEL CORP

    Inventor： ROY MIHIR K ,  SALAMA ISLAM A ,  LI YONG-GANG

    IPC: H05K3/46 ,  H01L23/045 ,  H01L23/055 ,  H01L23/12 ,  H05K3/40

    Abstract: Ein Halbleiterbauelementsubstrat enthält einen vorderen Abschnitt und einen hinteren Abschnitt, die laminierte Kerne sind, die an einer Vorder- und einer Rückseite eines ersten Kerns angeordnet sind. Der erste Kern hat ein zylindrisches plattiertes Durchgangsloch, das metallisiert wurde und mit Luftkernmaterial gefüllt ist. Der vordere und der hintere Abschnitt haben lasergebohrte verjüngte Durchkontakte, die mit leitfähigem Material gefüllt sind, und die mit dem plattierten Durchgangsloch gekoppelt sind. Der hintere Abschnitt enthält eine integrale Induktionsspule, die mit dem vorderen Abschnitt kommuniziert. Der erste Kern und die laminierten Kerne bilden ein Hybridkern-Halbleiterbauelementsubstrat mit einer integralen Induktionsspule.

Patent Agency Ranking