公开(公告)号：DE112017001766T5

公开(公告)日：2018-12-13

申请号：DE112017001766

申请日：2017-03-02

Applicant: INTEL CORP

Inventor： KUMAR RAGHAVAN ,  MATHEW SANU K ,  SATPATHY SUDHIR K ,  SURESH VIKRAM B

IPC: H04L9/06

Abstract: Ein Verarbeitungssystem enthält einen Verarbeitungskern und einen Hardware-Beschleuniger, der kommunikativ mit dem Verarbeitungskern gekoppelt ist. Der Hardware-Beschleuniger enthält einen Zufallszahlgenerator, um einen Byte-Reihenfolge-Indikator zu generieren. Der Hardware-Beschleuniger enthält außerdem ein erstes Umschaltmodul, das kommunikativ mit dem Zufallswertindikatorgenerator gekoppelt ist. Das Umschaltmodul empfängt eine Byte-Sequenz in einer Verschlüsselungsrunde der kryptografischen Operationen und speist einen Abschnitt der Eingangs-Byte-Sequenz in ein erstes Substituierungsbox(S-Box)-Modul oder ein zweites S-Box-Modul in Abhängigkeit von einem durch den Zufallszahlgenerator generierten Byte-Reihenfolge-Indikatorwert ein.

公开(公告)号：DE112018001887T5

公开(公告)日：2019-12-12

申请号：DE112018001887

申请日：2018-03-05

Applicant: INTEL CORP

Inventor： SURESH VIKRAM B ,  MATHEW SANU K ,  SATPATHY SUDHIR K

IPC: H04L9/08 ,  G06F7/58 ,  H04L9/32

Abstract: Es wird eine Vorrichtung beschrieben. Die Vorrichtung weist mehrere physikalisch nicht klonbare Schaltungen auf. Die Vorrichtung weist einen Schaltkreis zur Erfassung, welche der physikalisch nicht klonbaren Schaltungen instabil sind, auf. Die Vorrichtung weist auch einen Schaltkreis zur Kopplung der instabilen physikalisch nicht klonbaren Schaltungen mit einer Zufallszahlengeneratorschaltung auf.

公开(公告)号：DE112016006059T5

公开(公告)日：2018-09-06

申请号：DE112016006059

申请日：2016-11-27

Applicant: INTEL CORP

Inventor： SATPATHY SUDHIR K ,  GUILFORD JAMES D ,  MATHEW SANU K ,  GOPAL VINODH ,  SURESH VIKRAM B

IPC: G06F9/30

Abstract: Verfahren und Einrichtungen im Zusammenhang mit Datendekomprimierung werden beschrieben. In einer Ausführungsform umfasst ein Hardwareprozessor einen Kern zum Ausführen eines Strangs und Auslagern eines Dekomprimierungsstrangs für einen codierten, komprimierten Datenstrom, umfassend einen Literalcode, einen Längencode und einen Abstandscode und einen Hardwaredekomprimierungsbeschleuniger zum Ausführen des Dekomprimierungsstrangs, um: den codierten, komprimierten Datenstrom gezielt für eine erste Schaltung bereitzustellen, um den Literalcode seriell in ein Literalsymbol zu decodieren, den Längencode seriell in ein Längensymbol zu decodieren und den Abstandscode seriell in ein Abstandssymbol zu decodieren, und den codierten, komprimierten Datenstrom gezielt für eine zweite Schaltung bereitzustellen, um das Literalsymbol für den Literalcode aus einer Tabelle nachzuschlagen, das Längensymbol für den Längencode aus der Tabelle nachzuschlagen und das Abstandssymbol für den Abstandscode aus der Tabelle nachzuschlagen.