公开(公告)号：DE102020118000A1

公开(公告)日：2021-02-18

申请号：DE102020118000

申请日：2020-07-08

Applicant: INTEL CORP

Inventor： WALTER ZIGI ,  HEILPER ANAT

IPC: G06F12/0871

Abstract: Es sind Verfahren, Einrichtungen, Systeme und Herstellungsartikel offenbart, um die Speicherzuordnung zu verwalten. Eine beispielhafte Einrichtung beinhaltet einen Speicherdetektor zum Scannen einer Plattform nach verfügbarem Speicher. Die beispielhafte Einrichtung beinhaltet außerdem einen Speichergrößenprüfer zum Abrufen eines virtuellen Speicherlayouts, das mit den verfügbaren Speichervorrichtungen assoziiert ist, die mit der Plattform assoziiert sind, und zum Bestimmen, ob virtuelle Adressgrenzen jeweiliger einer verfügbaren Speichervorrichtung eine virtuelle Adresslücke dazwischen erzeugen. Die beispielhafte Einrichtung beinhaltet auch einen Adressenzuweiser zum Neuzuweisen virtueller Adressen mindestens einer der jeweiligen verfügbaren Speichervorrichtungen, um die virtuelle Adresslücke zu entfernen.

公开(公告)号：DE102020118005A1

公开(公告)日：2021-02-18

申请号：DE102020118005

申请日：2020-07-08

Applicant: INTEL CORP

Inventor： DIAMAND ISRAEL ,  PAZ AVITAL ,  NEVET ERAN ,  WALTER ZIGI

IPC: G06F1/32

Abstract: Es werden Verfahren und Einrichtungen zum dynamischen Drosseln von Rechen-Engines offenbart. Eine offenbarte Beispieleinrichtung enthält eine oder mehrere Rechen-Engines zum Ausführen von Berechnungen, wobei die eine oder die mehreren Rechen-Engines dazu dienen zu veranlassen, dass eine Gesamtleistungsanforderung basierend auf den Berechnungen ausgegeben wird. Die Beispieleinrichtung enthält außerdem eine Leistungsmanagementeinheit zum Empfangen der Gesamtleistungsanforderung und Antworten auf die Gesamtleistungsanforderung. Die Einrichtung enthält außerdem einen Drosselmanager zum Anpassen einer Drosselgeschwindigkeit wenigstens einer aus der einen oder den mehreren Rechen-Engines basierend auf dem Vergleichen eines Minimums der Leistungsanforderung und einer genehmigten Leistung mit einer gesamten genutzten Leistung der einen oder mehreren Rechen-Engines, bevor die Leistungsmanagementeinheit auf die Gesamtleistungsanforderung antwortet.

公开(公告)号：DE102020119518A1

公开(公告)日：2021-02-18

申请号：DE102020119518

申请日：2020-07-23

Applicant: INTEL CORP

Inventor： ROSNER RONI ,  MAOR MOSHE ,  BEHAR MICHAEL ,  GABBAI RONEN ,  WALTER ZIGI ,  AGAM OREN

IPC: G06F9/52

Abstract: Eine Vorrichtung umfasst einen Kommunikationsprozessor zum Empfangen von Konfigurationsinformationen von einem produzierenden Rechenbaustein; einen Credit-Generator zum Generieren einer Anzahl von Credits für den produzierenden Rechenbaustein, der den Konfigurationsinformationen entspricht, wobei die Konfigurationsinformationen Eigenschaften eines Puffers einschließen; einen Quellenidentifikator zum Analysieren eines zurückgegebenen Credits, um zu bestimmen, ob der zurückgegebene Credit von dem produzierenden Rechenbaustein oder einem konsumierenden Rechenbaustein stammt; und einen Duplikator zum Multiplizieren des zurückgegebenen Credits mit einem ersten Faktor, wenn der zurückgegebene Credit vom produzierenden Rechenbaustein stammt, wobei der erste Faktor indikativ für eine Anzahl von konsumierenden Rechenbausteinen ist, die in den Konfigurationsinformationen identifiziert sind.

公开(公告)号：DE102020119519A1

公开(公告)日：2021-02-18

申请号：DE102020119519

申请日：2020-07-23

Applicant: INTEL CORP

Inventor： BEHAR MICHAEL ,  ROSNER RONI ,  MAOR MOSHE ,  GABBAI RONEN ,  WALTER ZIGI ,  AGAM OREN

IPC: G06F9/50

Abstract: Es werden Verfahren, Einrichtungen, Systeme und Herstellungsgegenstände offenbart, die eine „Out-of-Order“-Pipeline-Ausführung der statischen Abbildung einer Arbeitslast auf einen oder mehrere Berechnungsbausteine eines Beschleunigers ermöglichen. Eine Beispieleinrichtung enthält eine Schnittstelle zum Laden einer ersten Anzahl von Credits in den Speicher; eine Vergleichseinheit zum Vergleichen der ersten Anzahl von Credits mit einer Schwellenwertanzahl von Credits, die der Speicherverfügbarkeit in einem Puffer zugeordnet ist; und einen Dispatcher, um dann, wenn die erste Anzahl von Credits die Schwellenwertanzahl von Credits erfüllt, einen Arbeitslastknoten der Arbeitslast, der in einem ersten des einen oder der mehreren Berechnungsbausteine auszuführen ist, auszuwählen.

公开(公告)号：DE102020118205A1

公开(公告)日：2021-02-18

申请号：DE102020118205

申请日：2020-07-10

Applicant: INTEL CORP

Inventor： DIAMAND ISRAEL ,  ROSNER RONI ,  VENKATESAN RAVI ,  SHUA SHLOMI ,  SHITRIT OZ ,  BEZBROZ HENRIETTA ,  GENDLER ALEXANDER ,  FALIK OHAD ,  WALTER ZIGI ,  ALKALAY SHLOMI ,  BEHAR MICHAEL

IPC: G06F13/00

Abstract: Hierin sind Verfahren und Einrichtungen zum Implementieren mehrerer Inferenz-Rechen-Engines offenbart. Eine offenbarte beispielhafte Einrichtung beinhaltet eine erste Inferenz-Rechen-Engine, eine zweite Inferenz-Rechen-Engine und ein Accelerator on Coherent Fabric (Beschleuniger auf kohärentem Fabric) zum Koppeln der ersten Inferenz-Rechen-Engine und der zweiten Inferenz-Rechen-Engine zu einem Converged Coherence Fabric (Fabric mit konvergierter Kohärenz) eines System-on-Chip, wobei das Accelerator on Coherent Fabric ausgelegt ist zum Arbitrieren von Anforderungen von der ersten Inferenz-Rechen-Engine und der zweiten Inferenz-Rechen-Engine, um einen einzelnen In-Die-Interconnect-Port zu nutzen.