公开(公告)号：DE112018004327T5

公开(公告)日：2020-05-14

申请号：DE112018004327

申请日：2018-09-26

Applicant: MICROCHIP TECH INC

Inventor： HYMAS MEL ,  CHEN BOMY ,  STOM GREG ,  WALLS JAMES

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/788

Abstract: Ein Verfahren zum Ausbilden einer Speicherzelle, z. B. einer Flash-Speicherzelle, kann beinhalten: (a) Abscheiden von Polysilizium über einem Substrat, (b) Abscheiden einer Maske über dem Polysilizium, (c) Ätzen einer Öffnung in der Maske, um eine Oberfläche des Polysiliziums freizulegen, (d) Züchten eines Floating-Gate-Oxids auf der freiliegenden Polysiliziumoberfläche, (e) Abscheiden von zusätzlichem Oxid über dem Floating-Gate-Oxid, so dass das Floating-Gate-Oxid und das zusätzliche Oxid gemeinsam eine Oxidkappe festlegen, (f) Entfernen von Maskenmaterial benachbart zu der Oxidkappe, (g) Abätzen von Teilen des Polysiliziums, die von der Oxidkappe unbedeckt sind, wobei ein verbleibender Teil des Polysiliziums ein Floating Gate definiert, und (h) Abscheiden einer Abstandshalterschicht über der Oxidkappe und dem Floating Gate. Die Abstandshalterschicht kann einen Abschirmbereich aufweisen, der über zumindest einem nach oben weisenden Spitzenbereich des Floating Gate ausgerichtet ist, was dazu beiträgt, solche Spitzenbereiche vor einem nachfolgenden Source-Implantationsprozess zu schützen.

公开(公告)号：DE112018000825B4

公开(公告)日：2023-01-19

申请号：DE112018000825

申请日：2018-02-07

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  CHEN BOMY ,  HYMAS MEL

IPC: H10B41/00 ,  H01L29/423 ,  H01L29/66 ,  H10B41/30

Abstract: Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen.

公开(公告)号：DE112019000773T5

公开(公告)日：2020-10-22

申请号：DE112019000773

申请日：2019-02-12

Applicant: MICROCHIP TECH INC

Inventor： WALLS JAMES ,  HYMAS MEL ,  KABEER SAJID

IPC: H01L21/28 ,  H01L27/11524 ,  H01L29/423 ,  H01L29/66 ,  H01L29/788

Abstract: Es wird ein Verfahren zum Ausbilden einer Speicherzelle einer integrierten Schaltung, z. B. einer Flash-Speicherzelle, bereitgestellt. Über einem Substrat kann ein Paar voneinander beabstandeter Floating-Gate-Strukturen ausgebildet sein. Eine nicht konforme Abstandshalterschicht kann über der Struktur ausgebildet sein und Abstandshalter-Seitenwandbereiche aufweisen, die seitlich an die Seitenwände des Floating-Gate angrenzen. Eine Source-Implantation kann beispielsweise über HVII durchgeführt werden, um einen Source-Implantatbereich in dem Substrat festzulegen. Der Abstandshalter-Seitenwandbereich verhindert das Eindringen von Source-Implantatmaterial im Wesentlichen, so dass der Source-Implantatbereich durch den Abstandshalter-Seitenwandbereich selbstausgerichtet ist. Das Source-Implantatmaterial diffundiert seitlich und erstreckt sich teilweise unter dem Floating Gate. Die Verwendung der nicht konformen Abstandshalterschicht, einschließlich der Abstandshalter-Seitenwandbereiche, kann (a) die obere Ecke oder „Spitze“ des Floating-Gate vor Abrundung schützen und (b) eine seitliche Steuerung der Position der Source-Verbindungsstellenkante unter jedem Floating-Gate bereitstellen.

公开(公告)号：DE112018006749T5

公开(公告)日：2020-09-17

申请号：DE112018006749

申请日：2018-12-19

Applicant: MICROCHIP TECH INC

Inventor： WALLS JAMES ,  HYMAS MEL ,  DARYANANI SONU

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/66 ,  H01L29/788

Abstract: Eine Speicherzelle, z. B. eine Flash-Speicherzelle, weist ein Substrat, ein Floating Gate mit flacher Oberseite, das über dem Substrat ausgebildet ist, und einen Oxidbereich mit flacher Oberseite auf, der über dem Floating Gate mit flacher Oberseite ausgebildet ist. Das Floating Gate mit flacher Oberseite kann eine Seitenwand mit einer im Allgemeinen konkaven Form aufweisen, die einen spitzen Winkel an einer oberen Ecke des Floating Gate definiert, wodurch eine Programmier- oder Löscheffizienz der Speicherzelle verbessert werden kann. Das Floating Gate mit flacher Oberseite und der darüber liegende Oxidbereich können ohne thermische Oxidation des Floating Gate ausgebildet werden, die ein herkömmliches „Football-Oxid“ ausbildet. Eine Wortleitung und ein separates Lösch-Gate können über dem Floating Gate und dem Oxidbereich ausgebildet sein. Das Lösch-Gate kann das Floating Gate um eine wesentlich größere Strecke überlappen, als die Wortleitung das Floating Gate überlappt, wodurch die Programmier- und Löschkopplung an das Floating Gate unabhängig voneinander optimiert werden können.

公开(公告)号：DE112018000825T5

公开(公告)日：2019-10-24

申请号：DE112018000825

申请日：2018-02-07

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  CHEN BOMY ,  HYMAS MEL

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L29/423 ,  H01L29/66

Abstract: Ein Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat kann aufweisen: Anfertigen des Substrats mit einer flachen Grabenisolation, um aktive Abschnitte zu definieren; Abscheiden einer Floating-Gate-Oxidschicht auf dem angefertigten Substrat; Abscheiden einer Floating-Gate-Polysiliziumschicht auf der Floating-Gate-Oxidschicht; Polieren der Floating-Gate-Polysiliziumschicht, um eine Vielzahl von Floating-Gates über den aktiven Abschnitten des Substrats zu isolieren; Abscheiden einer Siliziumnitridschicht auf der Vielzahl von Floating-Gates; Strukturieren und Ätzen der Siliziumnitridschicht, um Siliziumnitridelemente zu erzeugen; Abscheiden einer Reihe von Oxidabstandshaltern entlang der Seiten der Siliziumnitridelemente; Einsetzen eines Source-Übergangs in das Substrat unterhalb der einzelnen Floating-Gates; Entfernen der Floating-Gate-Polysiliziumschicht, außer wo sie sich unter einzelnen Oxidabstandshaltern befindet, dann Entfernen der Reihe von Oxidabstandshaltern; Ablagern einer Zwischenpoly-Schicht auf den verbleibenden Floating-Gates; Abscheiden einer zweiten Polysiliziumschicht auf der Zwischenpolyschicht; und Strukturieren und Ätzen der zweiten Polysiliziumschicht, um die zweite Polysiliziumschicht in Wortleitungsanordnungen und Lösch-Gates zu trennen.