Abstract:
Un modulador por ancho de pulso que comprende: una primera fuente (110; 210) de reloj que proporciona una señal de reloj a una entrada de inicio de un controlador (120; 220) de salida configurado para iniciar una señal de salida de ancho de pulso y que tiene una entrada de reinicio para reiniciar la señal de salida de ancho de pulso; una unidad (130; 230) de control de ciclo de trabajo acoplada con la entrada de reinicio del controlador (120; 220) de salida, en el que la unidad (130; 230) de control de ciclo de trabajo comprende un oscilador (160) controlado numéricamente (NCO) que está acoplado con un registro (170) y configurado para proporcionar una síntesis digital directa para producir una frecuencia especificada de acuerdo con un valor establecido en el registro (170) y que comprende además una lógica (150) que recibe una señal de una segunda fuente (140) de reloj y dicha señal de salida de ancho de pulso para activar dicho oscilador (160) controlado numéricamente.
Abstract:
A three input voltage comparator provides termination of a pulse width modulation (PWM) output in a switched mode power supply. Shutdown of the PWM signal occurs when a sense current from the switching transistors exceeds either or both of the limit and error current references. The three input voltage comparator replaces the generally used two input voltage comparator and also eliminates the necessity of having to provide a voltage clamping circuit on the output of the voltage error amplifier in the switched mode power supply. The three input voltage comparator may also comprise selectable polarity control for more versatile integration of it into a switched mode power supply design.
Abstract:
A pulse width modulator has a first clock source providing a clock signal to a set input of an output controller configured to set a pulse width output signal and having a reset input to reset the pulse width output signal. A duty cycle control unit is coupled with the reset input of the output controller, wherein the duty cycle control unit has a numerical controlled oscillator (NCO) being coupled with a register and configured to provide for a direct digital synthesis to produce a specified frequency according to a value set in the register. Furthermore, logic is provided for receiving a signal from a second clock source and the pulse width output signal to trigger the numerical controlled oscillator.