公开(公告)号：WO2018202685A1

公开(公告)日：2018-11-08

申请号：PCT/EP2018/061160

申请日：2018-05-02

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： TÅNGRING, Ivar ,  LEIRER, Christian

IPC: H01L33/50 ,  H01L33/64 ,  H01L33/48 ,  H01L33/00

Abstract: Ein optoelektronischer Halbleiterchip (100) umfasst eine Halbleiterschichtenfolge (1) mit einer aktiven Schicht (10) zur Emission elektromagnetischer Strahlung. Ferner umfasst der Halbleiterchip (1) zwei Kontaktelemente (21, 22) auf einer Rückseite (12) der Halbleiterschichtenfolge (1) sowie ein strahlungsdurchlässiges Kühlelement (3) auf einer der Rückseite (12) gegenüberliegenden Vorderseite (11) der Halbleiterschichtenfolge(1). Zwischen dem Kühlelement (3) und der Halbleiterschichtenfolge (1) ist eine Siloxan-haltige Konverterschicht (4) angeordnet. Die Kontaktelemente (21, 22) dienen zur elektrischen Kontaktierung des Halbleiterchips (100) und liegen im unmontierten Zustand des Halbleiterchips (100) frei. Das Kühlelement (3) ist von einem Aufwachssubstrat der Halbleiterschichtenfolge (1) verschieden und weist eine thermische Leitfähigkeit von mindestens 0,7 W/(m∙K) auf.

公开(公告)号：WO2018185086A1

公开(公告)日：2018-10-11

申请号：PCT/EP2018/058461

申请日：2018-04-03

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： OTTO, Isabel ,  LEIRER, Christian

IPC: H01L27/15

CPC classification number: H01L27/156 ,  H01L21/50 ,  H01L33/382 ,  H01L33/62 ,  H01L2933/0033

Abstract: Es wird ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements angegeben, mit den Schritten: a) Bereitstellen einer Halbleiterschichtenfolge (200) mit einem zum Erzeugen von Strahlung vorgesehenen aktiven Bereich (20), der eine Mehrzahl von Emissionsbereichen (3) aufweist; b) Ausbilden einer Mehrzahl von ersten Kontaktstellen (41), die jeweils mit einem Emissionsbereich elektrisch leitend verbunden sind, auf der Halbleiterschichtenfolge; c) Befüllen der Zwischenräume (45) zwischen den Kontaktstellen mit einer Formmasse (50); und d) Anordnen der Halbleiterschichtenfolge auf einem Anschlussträger (6) mit einer Ansteuerschaltung (65) und einer Mehrzahl von Anschlussflächen (61), wobei die ersten Kontaktstellen jeweils mit einer Anschlussfläche elektrisch leitend verbunden werden und die Emissionsbereiche mittels der Ansteuerschaltung unabhängig voneinander ansteuerbar sind. Weiterhin wird ein optoelektronisches Halbleiterbauelement (1) angegeben.

公开(公告)号：WO2018184842A1

公开(公告)日：2018-10-11

申请号：PCT/EP2018/057126

申请日：2018-03-21

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： OTTO, Isabel ,  LEIRER, Christian

IPC: H01L33/38 ,  H01L33/00 ,  H01L31/0224 ,  H01L31/0352 ,  H01L33/40

Abstract: Es wird ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips angegeben, umfassend die Schritte: a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (20) auf einem Substrat (29); b) Ausbilden zumindest einer Ausnehmung (25), die sich durch den aktiven Bereich erstreckt; c) Ausbilden einer metallischen Verstärkungsschicht (3) auf der Halbleiterschichtenfolge mittels galvanischer Abscheidung, wobei die metallische Verstärkungsschicht die Halbleiterschichtenfolge vollständig bedeckt und die Ausnehmung zumindest teilweise füllt; und d) Entfernen des Substrats. Weiterhin wird ein optoelektronischer Halbleiterchip (1) angegeben.

公开(公告)号：WO2017144451A1

公开(公告)日：2017-08-31

申请号：PCT/EP2017/053910

申请日：2017-02-21

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  LEIRER, Christian ,  SPERL, Matthias

IPC: H01L33/52 ,  H01L25/075 ,  H01L27/15 ,  H01L33/62

CPC classification number: H01L33/62 ,  H01L25/167 ,  H01L33/0095 ,  H01L33/382 ,  H01L33/486 ,  H01L33/52

Abstract: Halbleiterbauelement - mit mindestens einem Halbleiterchip (10), der einen Halbleiterkörper (1) mit einem aktiven Bereich (12), ein Konversionselement (6) und einen Träger (3) umfasst, und der Träger (3) einen ersten Formkörper (33), einen ersten Leiterkörper (31) und einen zweiten Leiterkörper (32) aufweist, und die Leiterkörper (31, 32) mit dem aktiven Bereich (12) elektrisch leidend verbunden sind, und bei dem eine vom aktiven Bereich (12) abgewandte Seite des Konversionselements (6) eine Vorderseite (101) des Halbleiterchips (10) bildet und eine vom aktiven Bereich (12) abgewandte Seite des Trägers (3) eine Rückseite (102) des Halbleiterchips (10) bildet, und Seitenflächen (103) des Halbleiterchips Vorder- (101) und Rückseite (102) miteinander verbinden, und - mit einem zweiten Formkörper (5), wobei - der Halbleiterchip (10) den zweiten Formkörper (5) vollständig durchdringt, derart, dass der zweite Formkörper (5) einen Rahmen um den Halbleiterchip (10) bildet und dass die Vorderseite (101) und die Rückseite (102) des Halbleiterchips (10) zumindest stellenweise frei vom zweiten Formkörper (5) sind, und - der zweite Formkörper (5) an den Seitenflächen des Halbleiterchips (10) freiliegende Flächen des Konversionselements (6) zumindest teilweise überdeckt.

Abstract translation:

一种半导体装置， - 与具有至少一个半导体芯片（10），一个Halbleiterk＆OUML;包括GER（3），和;（1）具有有源区（12），一个转换元件主体（6），并且在TR AUML 的Tr的AUML; GER（3）包括一个第一模制＆oUML;主体（33），第一Leiterk＆oUML;主体（31）和第二Leiterk＆oUML;主体（32），并且Leiterk＆oUML;主体（31，32）（与有源区 12）电痛苦连接，并且其中一个（从有源区域12）后面对所述转换元件（6）形成在半导体芯片（10）和一个的前侧（101）（从有源区域12）中的Tr的AUML的远程侧;蒙古包（ 3）R导航使用形成在半导体芯片（10）的底面（102），和半导体芯片正面（101）和R导航使用的下侧（102）彼此的Seitenfl BEAR表面（103），以及 - 具有第二模制＆oUML;主体（5 ），其中 - 半导体芯片（10）完全穿透第二模制体（5），使得第二模制体 成型＆OUML;形成主体（5）的半导体芯片周围的框架（10）和所述前侧（101）和R导航用途是主体（5），以及 - 至少在半导体芯片（10）的后部（102）的地方自由从第二成型＆OUML 第二模制体（5）至少部分地覆盖暴露在半导体芯片（10）的侧表面上的转换元件（6）的表面，

公开(公告)号：WO2017016892A1

公开(公告)日：2017-02-02

申请号：PCT/EP2016/066810

申请日：2016-07-14

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： LEIRER, Christian ,  SCHWARZ, Thomas ,  HÖPPEL, Lutz

IPC: H01L33/48 ,  H01L33/62

CPC classification number: H01L33/486 ,  H01L33/62 ,  H01L2224/11

Abstract: Es wird ein Bauelement (100) angegeben, das einen Träger (1), einen Halbleiterkörper (2) und eine in vertikaler Richtung zumindest bereichsweise zwischen dem Träger und dem Halbleiterkörper angeordnete Verdrahtungsstruktur (8) aufweist, wobei - die Verdrahtungsstruktur zur elektrischen Kontaktierung des Halbleiterkörpers eine erste Anschlussfläche (31) und eine zweite Anschlussfläche (32) aufweist, die an den Träger angrenzen und verschiedenen elektrischen Polaritäten des Bauelements zugeordnet sind, - der Träger eine metallische Trägerschicht (4) und einen ersten Durchkontakt (61) aufweist, wobei sich der erste Durchkonktakt in der vertikalen Richtung durch die Trägerschicht hindurch erstreckt, von der Trägerschicht durch eine Isolierungsschicht (5) elektrisch isoliert ist und an einer der Verdrahtungsstruktur zugewandten Vorderseite (11) des Trägers mit einer der Anschlussflächen (31, 32) im elektrischen Kontakt steht, - das Bauelement über den Träger extern elektrisch kontaktierbar ausgestaltet ist, und - der Träger einen Metallanteil von mindestens 60 Volumen- und/oder Gewichtsprozent aufweist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauelements angegeben.

Abstract translation: 本发明公开了包括支撑装置（100）（1），半导体主体（2）和至少部分地布置在支撑和半导体本体的布线图案之间的垂直方向（8），其特征在于， - 用于半导体本体的电接触的布线构造 的第一连接表面（31）和第二连接表面（32）相邻的载体和被分配给该部件的不同的电的极性， - 所述载体是金属载体层（4）和通孔（61）的第一，其中，所述 第一Durchkonktakt在通过绝缘层穿过支撑层通过延伸，从所述载体层中的垂直方向（5）在朝向所述支撑件的布线图案前侧（11）的一侧与所述连接面中的一个（31，32）电绝缘的电接触， - 在支撑外部ELEC组件 Ch是接触配置，并且 - 所述载体具有至少60的体积和/或重量百分比的金属含量。 此外，提供了一种用于制造这样的部件提供了一种方法。

公开(公告)号：WO2014173950A1

公开(公告)日：2014-10-30

申请号：PCT/EP2014/058240

申请日：2014-04-23

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： LÖFFLER, Andreas ,  MEYER, Tobias ,  BAUER, Adam ,  LEIRER, Christian

IPC: H01L33/14 ,  H01L33/06

CPC classification number: H01L33/06 ,  H01L21/02499 ,  H01L21/02505 ,  H01L21/02507 ,  H01L33/0075 ,  H01L33/04 ,  H01L33/14 ,  H01L33/325

Abstract: Ein optoelektronisches Bauelement (10) umfasst eine Halbleiter- Schichtstruktur (100), die eine Quantenfilmstruktur als aktive Schicht (140) und eine p-dotierte Schicht (160) aufweist, die oberhalb der Quantenfilmstruktur (140) angeordnet ist. Die p-dotierte Schicht (160) umfasst mindestens eine erste Teilschicht (161) und eine zweite Teilschicht (162). Die zweite Teilschicht (162) weist einen höheren Dotiergrad (323) auf als die erste Teilschicht (161).

Abstract translation: 光电子器件（10）包括一具有一量子阱结构作为有源层（140）和p掺杂层（160）布置在所述量子阱结构（140）上方的半导体层结构（100）。 p掺杂层（160）包括至少一个第一子层（161）和第二局部层（162）。 第二子层（162）具有比所述第一部分层（161）高的掺杂（323）。

公开(公告)号：WO2014166764A1

公开(公告)日：2014-10-16

申请号：PCT/EP2014/056328

申请日：2014-03-28

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： LOEFFLER, Andreas ,  MEYER, Tobias ,  BAUER, Adam ,  LEIRER, Christian

IPC: H01L33/02 ,  H01L33/24

CPC classification number: H01L33/0062 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02494 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/02658 ,  H01L25/167 ,  H01L33/007 ,  H01L33/025 ,  H01L33/06 ,  H01L33/24 ,  H01L33/30 ,  H01L33/32 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips umfasst Schritte zum Bereitstellen eines Substrats, zum Aufwachsen einer ersten Schicht, zum Durchführen eines Ätzprozesses,um V-Defekte anzulegen, zum Aufwachsen einer zweiten Schicht, und zum Aufwachsen einer Quantenfilmstruktur.

Abstract translation: 制造光电子半导体芯片的方法，包括提供用于生长的第一层，执行蚀刻工艺，以创建V缺陷，在第二层的生长，并生长的量子阱结构的衬底的步骤。

公开(公告)号：WO2018215309A1

公开(公告)日：2018-11-29

申请号：PCT/EP2018/062989

申请日：2018-05-17

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： OTTO, Isabel ,  KASPRZAK-ZABLOCKA, Anna ,  LEIRER, Christian ,  HAHN, Berthold

IPC: H01L33/48 ,  H01L33/62 ,  H01L33/38

Abstract: Es wird ein Halbleiterbauelement (1) angegeben umfassend - einen Halbleiterkörper (2) mit - einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4), - einer ersten Hauptfläche (2A) und einer der ersten Hauptfläche (2A) gegenüberliegenden zweiten Hauptfläche(2B), wobei die erste Hauptfläche (2A) durch eine Oberfläche der ersten Halbleiterschicht (3) und die zweite Hauptfläche (2B) durch eine Oberfläche der zweiten Halbleiterschicht (4) gebildet wird, - mindestens einer Seitenfläche(2C, 2D), welche die erste Hauptfläche (2A) mit der zweiten Hauptfläche (2B) verbindet, - eine elektrisch leitende Trägerschicht(7), die die zweite Hauptfläche (2B) zumindest bereichsweise überdeckt, und - eine elektrisch leitende Verformungsschicht (8), die die zweite Hauptfläche (2B) zumindest bereichsweise überdeckt, wobei die elektrisch leitende Verformungsschicht (8) eine gleich große oder höhere Elastizität aufweist wie die elektrisch leitende Trägerschicht (7). Des Weiteren wird ein Verfahren zur Herstellung eines solchen Halbleiterbauelements (1) angegeben.

公开(公告)号：WO2017037121A1

公开(公告)日：2017-03-09

申请号：PCT/EP2016/070525

申请日：2016-08-31

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  KASPRZAK-ZABLOCKA, Anna ,  LEIRER, Christian

IPC: H01L33/00 ,  H01L33/38 ,  H01L33/44 ,  H01L33/48 ,  H01L33/50 ,  H01L33/54 ,  H01L33/62

CPC classification number: H01L33/382 ,  H01L33/0079 ,  H01L33/387 ,  H01L33/44 ,  H01L33/505 ,  H01L33/54 ,  H01L33/62 ,  H01L2933/0016 ,  H01L2933/0025 ,  H01L2933/0033 ,  H01L2933/005

Abstract: Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils (10) angegeben, wobei ein gerichtetes Abscheiden einer Metallisierung (3) mit ersten Maskenstrukturen (2), und nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials (4a) auf die Metallisierung (3) erfolgt. Weiterhin erfolgt ein Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen bis in einen n-Typ Halbleiterbereich (1b) reichen sowie ein Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (A1) der Ausnehmungen (A). Weiterhin wird ein n-Kontaktmaterial (5) aufgebracht, strukturiert und passiviert. In einem weiteren Verfahrensschritt werden Kontaktstrukturen (7) auf den Halbleiterkörper (1) angeordnet und elektrisch mit dem n-Kontaktmaterial (5) und der Metallisierung (3) verbunden, wobei die Kontaktstrukturen (7) und der Halbleiterkörper (1) mit einem Verguss (8) vergossen und abgedeckt werden.

Abstract translation: 公开的是用于制造光电子部件（10）的方法，其中沉积的金属化（3）用第一掩模图案（2），和非定向随后沉积第一钝化材料（4a）中的定向进行上金属化（3）。 此外，我们引入凹部（A）到半导体本体（1），从而使凹部到n型半导体区域的范围（1b）和施加第二钝化材料（4b）中的凹部的侧面（A1）（A） ， 此外，n接触材料（5）被沉积，图案化和钝化。 在进一步的方法步骤的接触结构（7）设置在半导体主体（1）上并电连接到n型接触材料（5）和金属化（3），其中，所述接触结构（7）和半导体本体（1）与铸件（ 散出8）和覆盖。

公开(公告)号：WO2017025299A1

公开(公告)日：2017-02-16

申请号：PCT/EP2016/067576

申请日：2016-07-22

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  LEIRER, Christian

IPC: H01L33/48 ,  H01L33/62 ,  H01L31/0203

CPC classification number: H01L33/486 ,  H01L31/0203 ,  H01L33/62

Abstract: Es wird ein Halbleiterchip angegeben, mit - einem Träger (3), der einen ersten Leiterkörper (31), einen zweiten Leiterkörper (32) und einen Formkörper (33) umfasst, - einer elektrisch isolierenden Schicht (4), die eine erste Öffnung (41) und eine zweite Öffnung (42) umfasst, und - ersten und zweiten Anschlussstellen (51, 52), die elektrisch leitend ist, wobei - der erste Leiterkörper (31) vom zweiten Leiterkörper (32) einen ersten Abstand (D1) aufweist, - die erste Anschlussstelle (51) von der zweiten Anschlussstelle (52) einen zweiten Abstand (D2) aufweist, und - der erste Abstand (D1) kleiner als der zweite Abstand (D2) ist.

Abstract translation: 本发明提供一种半导体芯片，包括： - 包括一个支撑件（3），其具有第一半导体本体（31），第二半导体本体（32）和一个成形的主体（33）， - 一个电绝缘层（4）（第一开口 41）和第二开口（42），以及 - 第一和第二连接点（51，52），其是导电的，其中， - 具有所述第一导体主体（31）（第二半导体主体32）的第一距离（D1）， - 具有与所述第二连接点（52）的第一连接点（51）的第二距离（D2），以及 - 所述第一距离（D1）小于所述第二距离（D2）小。