中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

51 records (took 0.035 seconds)

    LEUCHTDIODENCHIP
    2.
    发明申请
    LEUCHTDIODENCHIP 审中-公开
    LEDS CHIP

    公开(公告)号：WO2009132641A1

    公开(公告)日：2009-11-05

    申请号：PCT/DE2009/000629

    申请日：2009-04-28

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  SABATHIL, Matthias ,  HÖPPEL, Lutz ,  WEIMAR, Andreas ,  ENGL, Karl ,  BAUR, Johannes

    Inventor： SABATHIL, Matthias ,  HÖPPEL, Lutz ,  WEIMAR, Andreas ,  ENGL, Karl ,  BAUR, Johannes

    IPC: H01L33/00

    CPC classification number: H01L33/387 ,  H01L33/42 ,  H01L33/46 ,  H01L33/641 ,  H01L33/642 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: Es wird ein Leuchtdiodenchip (1) mit einer Halbleiterschichtenfolge (2) beschrieben, die von Kontakten (5) über eine Stromaufweitungsschicht (3) elektrisch kontaktiert wird. Die Kontakte (5) bedecken zirka 1 % - 8 % der Fläche der Halbleiterschichtenfolge (2). Die Kontakte (5) bestehen beispielsweise aus separaten Kontaktpunkten (51), die an den Knotenpunkten eines regelmäßigen Gitters (52) mit einer Gitterkonstante von 12 μm angeordnet sind. Die Stromaufweitungsschicht (3) enthält beispielsweise Indiumzinnoxid, Indiumzinkoxid oder Zinkoxid und weist eine Dicke im Bereich von 15 nm bis 60 nm auf.

    Abstract translation: 公开的是具有半导体层序列的发光二极管芯片（1）（2）触头（5）通过电流扩散层（3）电接触。 触头（5），其覆盖约1％ - 半导体层序列（2）的表面的8％。 例如触头（5）包括被布置在具有12微米的晶格常数的规则栅格（52）的结点分离的接触点（51）。 电流扩散层（3）包括，例如氧化铟锡，氧化铟锌或氧化锌，其厚度在15纳米至60纳米的范围内。

    VERFAHREN ZUM BEFESTIGEN EINES HALBLEITERCHIPS AUF EINEM LEITERRAHMEN UND ELEKTRONISCHES BAUELEMENT
    3.
    发明申请
    VERFAHREN ZUM BEFESTIGEN EINES HALBLEITERCHIPS AUF EINEM LEITERRAHMEN UND ELEKTRONISCHES BAUELEMENT 审中-公开

    公开(公告)号：WO2018192987A1

    公开(公告)日：2018-10-25

    申请号：PCT/EP2018/059928

    申请日：2018-04-18

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： WENDT, Mathias ,  WEIMAR, Andreas

    IPC: H01L21/60 ,  H01L23/488 ,  H01L33/62

    Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen angegeben. Das Verfahren umfasst die Verfahrensschritte A) Bereitstellen eines Halbleiterchips (1), B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1), wobei die Lotmetall-Schichtenfolge (2) eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung umfasst, C) Bereitstellen eines Leiterrahmens (3), D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3), wobei die Metallisierungs-Schichtenfolge (4) eine über dem Leiterrahmen (3) angeordnete vierte Schicht umfassend Indium und/oder Zinn und eine über der vierten Schicht (4d) angeordnete dritte Schicht (4c) umfassend Gold umfasst, E) Bildung einer intermetallischen Zwischenschicht (6), die Gold und Indium, Gold und Zinn und/oder Gold, Zinn und Indium umfasst; G) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die intermetallische Zwischenschicht (6) auf den Leiterrahmen (3), H) Heizen der unter F) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3). Das Verfahren kann zusätzlich einen Verfahrensschritt F) umfassen F) Heizen der unter D) erzeugten Anordnung auf eine gegenüber dem Schmelzpunkt von Zinn und/oder Indium erhöhte Temperatur, wobei sich die intermetallische Zwischenschicht in einem Verfahrensschritt E1) vor Verfahrensschritt F) und/oder in einem Verfahrensschritt E2) nach Verfahrensschritt F) bildet. Die intermetallische Zwischenschicht (6) kann mit dem Indium oder der Indium-Zinn-Legierung der ersten metallischen Schicht (2a) in Verfahrensschritt H) sehr gut benetzt werden, so dass eine sehr gute und stabile Anbringung des Halbleiterchips (1) auf dem Leiterrahmen (3) möglich ist. Die Lotmetall-Schichtenfolge (2) kann eine zweite metallische Schicht (2c) umfassend Gold und eine Barrierenschicht (2b) enthaltend Nickel, Titan, Platin oder eine Verbindung eines dieser Metalle umfassen, wobei Barrierenschicht (2b) zwischen der ersten metallischen Schicht (2a) (In, In-Sn-Legierung) und der zweiten metallischen Schicht (2c) (Au) und die zweite metallische Schicht (2c) (Au) zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnet sind. Die Metallisierungs-Schichtenfolge (4) kann eine über dem Leiterrahmen (3) angeordnete erste Schicht (4a) umfassend Nickel umfassen, wobei die vierte Schicht (4d) (In und/oder Sn) zwischen der ersten Schicht (4a) (Ni) und der dritten Schicht (4c) (Au) angeordnet ist. Weiterhin kann die Metallisierungs-Schichtenfolge eine zweite Schicht (4b) umfassend Palladium umfassen, die zwischen der ersten Schicht (4a) (Ni) und der vierten Schicht (4d) (In und/oder Sn) angeordnet ist, oder die alternativ zwischen der vierten Schicht (4d) (In und/oder Sn) und der dritten Schicht (4c) (Au) angeordnet ist, wobei in dem letzten Fall zusätzlich eine weitere vierte Schicht umfassend Indium und/oder Zinn zwischen der zweiten Schicht (4b) (Pd) und der dritten Schicht (4c) (Au) angeordnet werden kann. Das bereitgestellte elektronische Bauelement (100) umfasst einen Leiterrahmen (3) und einen über dem Leiterrahmen (3) angeordneten Halbleiterchip (1), wobei zwischen dem Leiterrahmen (3) und dem Halbleiterchip (1) eine Verbindungsschichtenfolge (5) angeordnet ist und die Verbindungsschichtenfolge (5) - eine erste intermetallische Schicht (5a) umfassend Gold und Indium; Gold, Indium und Zinn; Gold, Palladium und Indium; Gold, Palladium, Indium und Zinn; Gold, Palladium, Nickel und Indium; oder Gold, Palladium, Nickel, Indium und Zinn, - eine zweite intermetallische Schicht (5b) umfassend Indium und eine Titanverbindung; Indium, Zinn und eine Titanverbindung; Indium und Nickel; Indium, Zinn und Nickel; Indium und Platin; Indium, Zinn und Platin; Indium und Titan; oder Indium, Zinn und Titan und - eine dritte intermetallische Schicht (5c) umfassend Indium und Gold oder Indium, Zinn und Gold umfasst.

    BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES BAUELEMENTS
    4.
    发明申请
    BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES BAUELEMENTS 审中-公开
    COMPONENT和方法的用于制造部件

    公开(公告)号：WO2017032773A1

    公开(公告)日：2017-03-02

    申请号：PCT/EP2016/069892

    申请日：2016-08-23

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： BEHR, Barbara ,  WEIMAR, Andreas ,  WENDT, Mathias ,  ZENGER, Marcus

    IPC: H01L21/28 ,  H01L23/00 ,  H01L33/00

    CPC classification number: H01L33/00 ,  H01L24/29

    Abstract: Die Erfindung betrifft ein Bauelement (100) aufweisend eine erste Komponente (1), eine zweite Komponente (2), ein Verbindungselement (3), das zwischen der ersten Komponente (1) und der zweiten Komponente (2) angeordnet ist, wobei das Verbindungselement (3) zumindest eine erste Phase (31) und eine zweite Phase (32) aufweist, wobei die erste Phase (31) ein erstes Metall (Me1) mit einer Konzentration (c11), ein zweites Metall (Me2) mit einer Konzentration (c12) und ein drittes Metall (Me3) mit einer Konzentration (c13) umfasst, wobei die zweite Phase (32) das erste Metall (Me1) mit einer Konzentration (c25), das zweite Metall (Me2) und das dritte Metall (Me3) umfasst, wobei das erste Metall (Me1), das zweite Metall (Me2) und das dritte Metall (Me3) voneinander verschieden sind und geeignet sind, bei einer Verarbeitungstemperatur von kleiner 200 °C zu reagieren, wobei gilt: c11 ≥ c25 und c11 ≥ c13 ≥ c12.

    Abstract translation: 本发明涉及包含第一组分（1），（2），连接元件（3），其被设置在第一构件（1）和所述第二部件（2）之间的第二组件的组件（100），其中，所述连接元件 （3）具有至少一个第一阶段（31）和第二相（32），其中，第一金属的第一阶段（31）（ME1），其具有的浓度（C11），第二金属（ME2）（具有浓度C12 包括）和第三金属（ME3），其具有的浓度（C13），其特征在于，所述第二阶段（32），其包括第一金属（ME1），其具有的浓度（C25），第二金属（ME2）和第三金属（ME3） 其中，所述第一金属（ME1），第二金属（ME2）和第三金属（ME3）是彼此不同的，并且能够在低于200℃，其中的加工温度下进行反应的：C11≥C25和C11≥C13 ≥C12。

    DÜNNFILM-LED MIT EINER SPIEGELSCHICHT UND VERFAHREN ZU DEREN HERSTELLUNG
    6.
    发明申请
    DÜNNFILM-LED MIT EINER SPIEGELSCHICHT UND VERFAHREN ZU DEREN HERSTELLUNG 审中-公开
    薄膜换镜层和方法及其LED

    公开(公告)号：WO2009039820A1

    公开(公告)日：2009-04-02

    申请号：PCT/DE2008/001495

    申请日：2008-09-04

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  HAHN, Berthold ,  WEIMAR, Andreas ,  BAUR, Johannes ,  SABATHIL, Matthias ,  PLAINE, Glenn-Ives

    Inventor： HAHN, Berthold ,  WEIMAR, Andreas ,  BAUR, Johannes ,  SABATHIL, Matthias ,  PLAINE, Glenn-Ives

    IPC: H01L33/00

    CPC classification number: H01L33/38 ,  H01L33/10 ,  H01L33/145 ,  H01L33/405 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: Die Erfindung betrifft eine Dünnfilm-LED, die eine Barriereschicht (3), eine der Barriereschicht (3) nachfolgende erste Spiegelschicht (2), einen der ersten Spiegelschicht (2) nachfolgenden Schichtstapel (5), und mindestens eine dem Schichtstapel (5) nachfolgende Kontaktstruktur (6) umfasst. Der Schichtstapel (5) weist mindestens eine aktive Schicht (5a) auf, die elektromagnetische Strahlung emittiert. Die Kontaktstruktur (6) ist auf einer Strahlungsaustrittsfläche (4) angeordnet und weist eine Kontaktfläche (7) auf. Die erste Spiegelschicht (2) weist in einem der Kontaktfläche der Kontaktstruktur (6) gegenüberliegenden Bereich eine Aussparung auf, die größer als die Kontaktfläche (7) der Kontaktstruktur (6) ist. Dadurch erhöht sich die Effizienz der Dünnfilm-LED.

    Abstract translation: 本发明涉及到一个薄膜LED，一个阻挡层（3），所述阻隔层（3）随后的第一反射镜层（2），所述第一反射层中的一个（2）随后的下列层堆（5），和所述层堆叠中的至少一个（5） 接触结构（6）。 层堆叠（5）具有至少发射电磁辐射的有源层（5a）中。 接触结构（6）被布置在辐射出射表面（4），并且具有接触表面（7）。 所述第一反光镜层（2）具有在所述接触结构（6）区的凹部相对的比所述接触表面较大的接触表面中的一个（7）的接触结构（6）。 薄膜的效率的LED增加。

    VERFAHREN ZUR HERSTELLUNG VON LICHTAUSKOPPELSTRUKTUREN IN EINEM HALBLEITERKÖRPER UND LICHT EMITTIERENDER HALBLEITERKÖRPER
    9.
    发明申请
    VERFAHREN ZUR HERSTELLUNG VON LICHTAUSKOPPELSTRUKTUREN IN EINEM HALBLEITERKÖRPER UND LICHT EMITTIERENDER HALBLEITERKÖRPER 审中-公开
    工艺在半导体体及发光半导体主体PRODUCING LICHTAUSKOPPELSTRUKTUREN

    公开(公告)号：WO2012116887A1

    公开(公告)日：2012-09-07

    申请号：PCT/EP2012/052314

    申请日：2012-02-10

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  ZINI, Lorenzo ,  WEIMAR, Andreas ,  RODE, Patrick

    Inventor： ZINI, Lorenzo ,  WEIMAR, Andreas ,  RODE, Patrick

    IPC: H01L33/20

    CPC classification number: H01L33/20

    Abstract: Es wird ein Verfahren zur Herstellung von Lichtauskoppelstrukturen (115) in einem Halbleiterkörper (1) angegeben. Bei einem Verfahrensschritt wird der Halbleiterkörper (1) bereitgestellt, der eine zur Lichterzeugung geeignete aktive Zone (120) enthält. Auf einer Oberfläche (111) des Halbleiterkörpers (1) wird eine Maskenschicht (3) hergestellt. Die Maskenschicht (3) weist eine Mehrzahl von Struktureinheiten (30) auf, deren Position und Größe reproduzierbar einstellbar und gezielt eingestellt ist. Die Konturen der Struktureinheiten (30) legen einen von der Maskenschicht (3) unbedeckten Teilbereich (1111) der Oberfläche (111) fest. In einem weiteren Verfahrensschritt wird der Halbleiterkörper (1) an dem von der Maskenschicht (3) unbedeckten Teilbereich (1111) der Oberfläche (111) zur Ausbildung der Lichtauskoppelstrukturen (115) geätzt. Zudem wird ein Licht emittierender Halbleiterkörper (1) angegeben.

    Abstract translation: 本发明提供一种用于在半导体主体（1）的制备Lichtauskoppelstrukturen（115）的处理。 在一个方法步骤中，设置在半导体主体（1），其包含适用于光产生活性区域（120）的装置。 在半导体本体的一个表面（111）（1）产生时，掩模层（3）。 掩模层（3）包括多个，其位置和尺寸被再现地调整可调整的和选择性的结构单元（30）的。 的结构单元（30）的轮廓限定的掩模层的一个表面（111）牢固地（3）的未覆盖部分（1111）。 在进一步的方法步骤中，在半导体本体（1），所述表面（111）用于形成Lichtauskoppelstrukturen（115）的掩模层（3）的暴露部分（1111）的被蚀刻。 另外，发光半导体主体（1）中指定。

    OPTOELEKTRONISCHER HALBLEITERKÖRPER UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERKÖRPERS
    10.
    发明申请
    OPTOELEKTRONISCHER HALBLEITERKÖRPER UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERKÖRPERS 审中-公开

    公开(公告)号：WO2009068006A3

    公开(公告)日：2009-06-04

    申请号：PCT/DE2008/001957

    申请日：2008-11-26

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  WEISS, Guido ,  HAHN, Berthold ,  ZEHNDER, Ulrich ,  WEIMAR, Andreas

    Inventor： WEISS, Guido ,  HAHN, Berthold ,  ZEHNDER, Ulrich ,  WEIMAR, Andreas

    IPC: H01L33/00

    Abstract: Es wird ein optoelektronischer Halbleiterkörper mit einer epitaktischen Halbleiterschichtenfolge (2) auf der Basis von Nitrid-Verbindungshalbleitern angegeben. Die Halbleiterschichtenfolge weist eine Pufferschicht (21), die nominell undotiert oder zumindest teilweise n-leitend dotiert ist, eine aktive Zone (24), die geeignet ist, eine elektromagnetische Strahlung zu emittieren oder zu empfangen, sowie eine zwischen der Pufferschicht und der aktiven Zone angeordnete Kontaktschicht (22) auf, die n-leitend dotiert ist. In der Kontaktschicht ist die n-Dotierstoffkonzentration größer als in der Pufferschicht. In der Halbleiterschichtenfolge ist eine Ausnehmung (3) enthalten, die sich durch die Pufferschicht hindurch erstreckt und in der ein elektrisches Kontaktmaterial (4) angeordnet ist und an die Kontaktschicht angrenzt. Weiterhin wird ein Verfahren angegeben, das geeignet ist, einen derartigen Halbleiterkörper herzustellen.

Patent Agency Ranking