公开(公告)号：WO2016189148A1

公开(公告)日：2016-12-01

申请号：PCT/EP2016/062041

申请日：2016-05-27

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BEHR, Barbara ,  PLÖSSL, Andreas ,  WENDT, Mathias ,  ZENGER, Marcus

IPC: H01L33/00 ,  H01L23/488 ,  H01L23/00

CPC classification number: B23K1/0016 ,  B23K1/0006 ,  B23K35/26 ,  B23K35/3013 ,  B23K35/322 ,  B32B7/04 ,  B32B9/002 ,  B32B9/005 ,  B32B15/01 ,  B32B15/018 ,  B32B2457/00 ,  C22C5/02 ,  C22C5/04 ,  C22C13/00 ,  C22C28/00 ,  F27D3/00 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L33/0079 ,  H01L2224/2908 ,  H01L2224/29099 ,  H01L2224/83825

Abstract: A device is specified, said device comprising a first component (1),a second component (2), and a connecting component (3) comprising at least a first region (31) and at least a second region (32). The composition of the first region (31) differs from the composition of the second region (32). The connecting component (3) is arranged between the first component (1) and the second component (2). The connecting component (3) comprises different kinds of metals, the first region (31) of the connecting component (3) comprises a first metal (41), and the concentration of the first metal (41) is greater in the first region (31) than the concentration of the first metal (41) in the second region (32).

Abstract translation: 指定设备，所述设备包括第一组件（1），第二组件（2）和至少包括第一区域（31）和至少第二区域（32）的连接组件（3）。 第一区域（31）的组成与第二区域（32）的组成不同。 连接部件（3）布置在第一部件（1）和第二部件（2）之间。 连接部件（3）包括不同种类的金属，连接部件（3）的第一区域（31）包括第一金属（41），并且第一金属（41）的浓度在第一区域 31）比第二区域（32）中的第一金属（41）的浓度高。

公开(公告)号：WO2019037968A1

公开(公告)日：2019-02-28

申请号：PCT/EP2018/069655

申请日：2018-07-19

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： ALTIERI-WEIMAR, Paola ,  NEUDECKER, Ingo ,  PLÖSSL, Andreas ,  ZENGER, Marcus

IPC: H01L33/62 ,  H01L33/00

Abstract: Es wird ein Bauteil (100) mit einem Halbleiterchip (10), einer Pufferschicht (3), einer Verbindungsschicht (4) und einem metallischen Träger (9) angegeben. Der Halbleiterchip umfasst ein Substrat (1) und einen darauf angeordneten Halbleiterkörper (2). Der metallische Träger weist einen thermischen Ausdehnungskoeffizienten auf, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips, oder umgekehrt. Der Halbleiterchip ist mittels der Verbindungsschicht auf dem metallischen Träger derart befestigt, dass die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet ist, wobei der Halbleiterchip an die Pufferschicht angrenzt. Bevorzugt weist die Pufferschicht eine Fließspannung auf, die mindestens 10 MPa ist und höchstens 300 MPa beträgt. Die Pufferschicht weist eine vertikale Schichtdicke zwischen einschließlich 2 µm und 10 µm auf. Die Pufferschicht grenzt insbesondere an den Halbleiterchip an und ist so als Teil des Halbleiterchips ausgebildet. Bevorzugt weisen das Substrat und der metallische Träger jeweils eine größere Fließspannung auf als die Pufferschicht. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils angegeben.

公开(公告)号：WO2017032771A1

公开(公告)日：2017-03-02

申请号：PCT/EP2016/069890

申请日：2016-08-23

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BEHR, Barbara ,  WENDT, Mathias ,  ZENGER, Marcus

IPC: H01L23/485 ,  H01L21/60 ,  H01L33/00

CPC classification number: H01L33/0095 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/29083 ,  H01L2224/29109 ,  H01L2224/29111

Abstract: Die Erfindung betrifft ein Bauelement (100) aufweisend eine erste Komponente (1), eine zweite Komponente (2), ein Verbindungselement (3), das direkt zwischen der ersten Komponente (1) und der zweiten Komponente (2) angeordnet ist, wobei das Verbindungselement (3) zumindest ein erstes Metall (Me1) aufweist, das als eine Haftschicht (4) ausgeformt ist, die direkt an der ersten Komponente (1) und/oder zweiten Komponente (2) angeordnet ist, das als Diffusionsbarriere (5) ausgeformt ist, das Bestandteil einer ersten Phase (31) und/oder einer zweiten Phase (32) des Verbindungselements (3) ist, wobei die erste und/oder zweite Phase (31, 32) jeweils neben dem ersten Metall (Me1) noch weitere von dem ersten Metall verschiedene Metalle umfasst, wobei die Konzentration (c11) des ersten Metalls (Me1) in der ersten Phase (31) größer ist als die Konzentration (c25) des ersten Metalls (Me1) in der zweiten Phase (32).

Abstract translation: 本发明涉及包含第一组分（1），（2），连接元件（3）直接在第一部件（1）之间和所述第二部件（2）被布置在第二组件的组件（100），其中，所述 连接元件至少（1）和/或（5）（3）形成的第一金属（ME1），其形成为被直接设置在所述第一部件上的粘合剂层（4）的第二部件（2）充当扩散阻挡 是一个第一阶段（31）和/或所述连接元件（3），第二阶段（32）的那部分，其中所述第一和/或第二相（31，32）分别邻近第一金属（ME1），进一步的 第一金属包含各种金属，其中所述第一金属的在所述第一阶段（31）中的浓度（C11）（ME1）比在第二阶段（32）的第一金属（ME1）的浓度（C25）更大。

公开(公告)号：WO2019158401A1

公开(公告)日：2019-08-22

申请号：PCT/EP2019/052781

申请日：2019-02-05

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： KATZ, Simeon ,  WENDT, Mathias ,  HUPPMANN, Sophia ,  ZENGER, Marcus ,  MÜLLER, Jens

IPC: H01L33/00 ,  H01L33/62

Abstract: Es wird ein Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem ersten Bauteil (1) und einem zweiten Bauteil (2) angegeben, bei dem das erste Bauteil mit einer ersten freiliegenden Isolationsschicht (1I) und das zweite Bauteil mit einer zweiten freiliegenden Isolationsschicht (2I) bereitgestellt werden, wobei die Isolationsschichten jeweils zumindest eine Öffnung (1IC, 2IC) aufweisen. Die Bauteile werden derart zusammengeführt, dass sich die Öffnung (1IC) der ersten Isolationsschicht und die Öffnung (2IC) der zweiten Isolationsschicht in Draufsicht überlappen, wobei in mindestens einer der Öffnungen (1IC, 2IC) eine Au-Schicht (S1, S2) und eine Sn-Schicht (S1, S2) übereinander angeordnet sind. Die Au-Schicht und die Sn-Schicht werden zur Bildung einer AuSn-Legierung aufgeschmolzen, wobei die AuSn-Legierung nach einer Abkühlung eine Durchkontaktierung (12) bildet, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet. Des Weiteren wird ein Bauelement aus einem ersten Bauteil und einem zweiten Bauteil angegeben, wobei die Bauteile durch eine Durchkontaktierung aus einer AuSn-Legierung miteinander elektrisch leitend verbunden sind.

公开(公告)号：WO2017032773A1

公开(公告)日：2017-03-02

申请号：PCT/EP2016/069892

申请日：2016-08-23

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BEHR, Barbara ,  WEIMAR, Andreas ,  WENDT, Mathias ,  ZENGER, Marcus

IPC: H01L21/28 ,  H01L23/00 ,  H01L33/00

CPC classification number: H01L33/00 ,  H01L24/29

Abstract: Die Erfindung betrifft ein Bauelement (100) aufweisend eine erste Komponente (1), eine zweite Komponente (2), ein Verbindungselement (3), das zwischen der ersten Komponente (1) und der zweiten Komponente (2) angeordnet ist, wobei das Verbindungselement (3) zumindest eine erste Phase (31) und eine zweite Phase (32) aufweist, wobei die erste Phase (31) ein erstes Metall (Me1) mit einer Konzentration (c11), ein zweites Metall (Me2) mit einer Konzentration (c12) und ein drittes Metall (Me3) mit einer Konzentration (c13) umfasst, wobei die zweite Phase (32) das erste Metall (Me1) mit einer Konzentration (c25), das zweite Metall (Me2) und das dritte Metall (Me3) umfasst, wobei das erste Metall (Me1), das zweite Metall (Me2) und das dritte Metall (Me3) voneinander verschieden sind und geeignet sind, bei einer Verarbeitungstemperatur von kleiner 200 °C zu reagieren, wobei gilt: c11 ≥ c25 und c11 ≥ c13 ≥ c12.

Abstract translation: 本发明涉及包含第一组分（1），（2），连接元件（3），其被设置在第一构件（1）和所述第二部件（2）之间的第二组件的组件（100），其中，所述连接元件 （3）具有至少一个第一阶段（31）和第二相（32），其中，第一金属的第一阶段（31）（ME1），其具有的浓度（C11），第二金属（ME2）（具有浓度C12 包括）和第三金属（ME3），其具有的浓度（C13），其特征在于，所述第二阶段（32），其包括第一金属（ME1），其具有的浓度（C25），第二金属（ME2）和第三金属（ME3） 其中，所述第一金属（ME1），第二金属（ME2）和第三金属（ME3）是彼此不同的，并且能够在低于200℃，其中的加工温度下进行反应的：C11≥C25和C11≥C13 ≥C12。

公开(公告)号：WO2020115148A1

公开(公告)日：2020-06-11

申请号：PCT/EP2019/083702

申请日：2019-12-04

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PORTEN, Pascal ,  KÄMPF, Mathias ,  ZENGER, Marcus

IPC: H01L33/62

Abstract: In einer Ausführungsform umfasst das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) die folgenden Schritte: A) Bereitstellen eines Chipträgers (13), B) Erzeugen von Löchern (14) für elektrische Durchkontaktierungen im Chipträger (13), C) Erzeugen einer dünnen Metallisierung (21) in den Löchern (14), D) Verfüllen der metallisierten Löcher (14) mit einer Füllung (3) aus einem Kunststoff, und E) Anbringen von optoelektronischen HalbleiterChips (4) auf den metallisierten Löchern (14), sodass die HalbleiterChips (4) ohmsch leitend mit der zugehörigen Metallisierung (21) verbunden werden.

公开(公告)号：WO2017153123A1

公开(公告)日：2017-09-14

申请号：PCT/EP2017/053015

申请日：2017-02-10

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HUPPMANN, Sophia ,  KATZ, Simeon ,  ZENGER, Marcus

IPC: H01L33/00 ,  H01L33/38 ,  H01L33/42 ,  H01L25/075 ,  H01L33/62

Abstract: Es wird ein optoelektronisches Bauelement (50) mit einem Halbleiterkörper (10a-c), der einen optisch aktiven Bereich (12) aufweist, weiter mit einem Träger (60) und einem Verbindungsschichtenpaar (30a-c), das eine erste Verbindungsschicht (32) und eine zweite Verbindungsschicht (34) aufweist, angegeben, wobei: der Halbleiterkörper auf dem Träger angeordnet ist, die erste Verbindungsschicht zwischen dem Halbleiterkörper und dem Träger angeordnet und mit dem Halbleiterkörper verbunden ist, die zweite Verbindungsschicht zwischen der ersten Verbindungsschicht und dem Träger angeordnet ist, zumindest eine Schicht ausgewählt aus der ersten Verbindungsschicht und der zweiten Verbindungsschicht ein strahlungsdurchlässiges und elektrisch leitfähiges Oxid enthält, und die erste Verbindungsschicht und die zweite Verbindungsschicht zumindest bereichsweise in einem oder mehreren Verbindungsbereichen direkt miteinander verbunden sind, so dass das Verbindungsschichtenpaar an der mechanischen Anbindung des Halbleiterkörpers an den Träger beteiligt ist. Die erste und/oder zweite Verbindungsschicht aufweist eine Mehrzahl von innerhalb der jeweiligen Schicht elektrisch voneinander isolierten, elektrisch leitfähigen Teilbereichen (80, 82), wobei zumindest zwei dieser Teilbereiche mit dem Halbleiterkörper auf verschiedenen Seiten des optisch aktiven Bereichs elektrisch leitfähig verbunden sind.

Abstract translation:

这是具有一个Halbleiterk＆OUML的光电子器件（50）;主体（10A-C）具有光学活性区域（12），还包括一个载体BEAR（GER（60）和连接层对 图30A-C），其具有所示的第一互连层（32）和第二连接层（34），其中：所述Halbleiterk＆oUML;布置GER，在载体＆AUML体Halbleiterk＆oUML ;;体和Tr的AUML之间的第一粘结层; GER 和连接到所述Halbleiterk＆oUML; GER被布置在至少一个层中选择＆AUML;从所述第一互连层和第二互连层HLT，一个strahlungsdurchl BEAR流动的和导电BEAR Higes氧化物含有＆AUML是主体，所述第一互连层和Tr的AUML之间，第二连接层 lt;并且第一连接层和第二连接层至少部分地直接连接在一个或多个连接区域中 使得连接层对涉及半导体本体与载体的机械连接。 具有彼此多个电隔离的各个层内，导电BEAR ELIGIBLE部分区域（80，82）的第一和/或第二粘结层，其中，至少两个与所述Halbleiterk＆OUML这些部分区域;主体上的光学活性区的导电＆AUML的不同侧; 已连接。

公开(公告)号：WO2017093327A1

公开(公告)日：2017-06-08

申请号：PCT/EP2016/079301

申请日：2016-11-30

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HUPPMANN, Sophia ,  KATZ, Simeon ,  ZENGER, Marcus ,  SCHOLZ, Dominik

IPC: H01L31/00 ,  H01L31/18 ,  H01L33/00 ,  H01L33/48 ,  H01L21/306 ,  H01L21/3065 ,  H01L31/02 ,  H01L31/0224 ,  H01L31/0236 ,  H01L33/22 ,  H01L33/38 ,  H01L33/62

CPC classification number: H01L33/0079 ,  H01L33/22 ,  H01L33/382 ,  H01L33/62 ,  H01L2933/0033

Abstract: Es wird ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen (100) mit folgenden Schritten angegeben: Bereitstellen eines Trägerverbunds (10), der einen Grundkörper (13) enthält und eine planare Verbindungsfläche (11) aufweist; Bereitstellen eines Waferverbunds (200), der einen Halbleiterkörperverbund (20) enthält und eine planare Kontaktfläche (31) aufweist; Verbinden des Waferverbunds (200) mit dem Trägerverbund (10) zur Bildung eines Verbunds aus dem Trägerverbund (10) und dem Waferverbund (200), indem die planare Kontaktfläche (31) und die planare Verbindungsfläche (11) zur Bildung einer gemeinsamen Grenzfläche (1131) zusammengeführt werden; Reduzieren von inneren mechanischen Spannungen im Verbund aus dem Trägerverbund (10) und dem Waferverbund (200), indem Material des Trägerverbunds (10) stellenweise abgetragen wird; und Vereinzeln des Verbunds aus dem Trägerverbund (10) und dem Waferverbund (200) zu einer Mehrzahl von Bauelementen (100). Des Weiteren wird ein Bauelement (100) angegeben, das insbesondere durch ein solches Verfahren herstellbar ist.

Abstract translation: 提供了一种制造多个装置（100）的方法，包括以下步骤：提供包括基体（13）并具有平面连接区域（13）的载体组件（10） che（11）; 提供包括半导体复合物（20）并具有平面接触表面（31）的晶片复合物（200）; 接合与Tr的AUML晶片组件（200）; gerverbund（10），以形成Tr的AUML的复合物; gerverbund（10）和由平面Kontaktfl BEAR表面（31）的晶片组件（200）和所述平面Verbindungsfl＆AUML;枝（11 ）形成一个共同的边界地区（1131）; 通过在适当位置去除载体复合材料（10）的材料来减小载体复合材料（10）和晶片复合材料（200）的复合材料中的内部机械应力; 以及将载体复合材料（10）和晶片复合物（200）的复合物分离成多个部件（100）。 此外，指定了部件（100），其可以特别通过这样的方法来生产。