公开(公告)号：ES2895077T3

公开(公告)日：2022-02-17

申请号：ES15715112

申请日：2015-03-27

Applicant: QUALCOMM INC

Inventor： FAZELPOUR SIAMAK ,  PAYNTER CHARLES DAVID ,  LANE RYAN DAVID

IPC: H01L23/498 ,  H01F17/00 ,  H01L23/64 ,  H01L49/02

Abstract: Un sustrato de encapsulado para un circuito integrado, comprendiendo el sustrato de encapsulado: una capa central (602; 1100) que comprende una primera superficie y una segunda superficie; una primera vía (620; 1102) ubicada en la capa central; una primera capa dieléctrica (604; 1124) acoplada a la primera superficie de la capa central; caracterizada por un primer inductor (622; 710; 800; 900; 1002; 1180) dentro de la primera capa dieléctrica, el primer inductor acoplado a la primera vía en la capa central, comprendiendo el primer inductor un primer conjunto de interconexiones configurado para operar como un primer devanado en espiral para el primer inductor, en el que el primer inductor se orienta dentro de la primera capa dieléctrica de manera que genera un primer campo magnético que atraviesa lateralmente el sustrato de encapsulado en una primera dirección; una segunda vía (630; 1104) ubicada en la capa central; y un segundo inductor (234; 310; 632; 710; 802; 902; 1012; 1182) dentro de la primera capa dieléctrica, el segundo inductor acoplado a la segunda vía en la capa central, comprendiendo el segundo inductor un segundo conjunto de interconexiones configurado para operar como un segundo devanado en espiral para el segundo inductor, en el que el segundo inductor se orienta dentro de la primera capa dieléctrica de modo que genera un segundo campo magnético que atraviesa lateralmente el sustrato de encapsulado en una segunda dirección, en el que una cantidad del acoplamiento magnético entre el primer y el segundo inductor se basa en la primera y en la segunda dirección.

公开(公告)号：SG11201705247YA

公开(公告)日：2017-09-28

申请号：SG11201705247Y

申请日：2016-01-26

Applicant: QUALCOMM INC

Inventor： SYED AHMER RAZA ,  KIM CHIN-KWAN ,  BCHIR OMAR JAMES ,  SHAH MILIND PRAVIN ,  LANE RYAN DAVID

IPC: H01L25/065 ,  H01L21/98 ,  H01L23/13 ,  H01L23/538

Abstract: A semiconductor package for a side by side die configuration may include a substrate having a cavity, a bridge interposer positioned within the cavity and having an active side facing active sides of a first die and a second die and partially horizontally overlapping the first die and the second die to provide an interconnection between the first die and the second die, and a thermal element attached to backsides of the first die and the second die to provide a heat path and heat storage for the first die and the second die.

公开(公告)号：WO2015171284A3

公开(公告)日：2015-12-30

申请号：PCT/US2015026199

申请日：2015-04-16

Applicant: QUALCOMM INC

Inventor： SONG YOUNG KYU ,  HWANG KYU-PYUNG ,  KIM DONG WOOK ,  ZHANG XIAONAN ,  LANE RYAN DAVID

IPC: H01G4/30 ,  H01G2/10 ,  H01G4/224 ,  H01G4/236 ,  H01G4/33 ,  H01G4/40 ,  H01L49/02 ,  H05K1/16 ,  H05K1/18

CPC classification number: H01G4/236 ,  H01G2/02 ,  H01G2/106 ,  H01G4/224 ,  H01G4/30 ,  H01G4/33 ,  H01G4/40 ,  H05K1/0231 ,  H05K1/115 ,  H05K1/182 ,  H05K1/185 ,  H05K3/4644 ,  H05K3/4697 ,  H05K2201/10015 ,  Y10T29/42

Abstract: Some novel features pertain to package substrates that include a substrate having an embedded package substrate (EPS) capacitor with equivalent series resistance (ESR) control. The EPS capacitor includes two conductive electrodes separated by a dielectric or insulative thin film material and an equivalent series resistance (ESR) control structure located on top of each electrode connecting the electrodes to vias. The ESR control structure may include a metal layer, a dielectric layer, and a set of metal pillars which are embedded in the set of metal pillars are embedded in the dielectric layer and extend between the electrode and the metal layer. The EPS capacitor having the ESR control structure form an ESR configurable EPS capacitor which can be embedded in package substrates.

Abstract translation: 一些新颖的特征涉及包括具有嵌入式封装衬底（EPS）电容器和等效串联电阻（ESR）控制的衬底的封装衬底。 EPS电容器包括由介电或绝缘薄膜材料分开的两个导电电极以及位于将电极连接到通孔的每个电极的顶部上的等效串联电阻（ESR）控制结构。 ESR控制结构可以包括金属层，电介质层和嵌入在该组金属柱中的一组金属柱，该金属柱被嵌入在电介质层中并且在电极和金属层之间延伸。 具有ESR控制结构的EPS电容器形成ESR可配置EPS电容器，其可以嵌入封装基板中。