SCHUTZ VOR ELEKTROSTATISCHER ENTLADUNG (ESD) FÜR EINE HIGH-SIDE-TREIBERSCHALTUNG

    公开(公告)号:DE102018112509B4

    公开(公告)日:2021-07-22

    申请号:DE102018112509

    申请日:2018-05-24

    Abstract: Schaltung (100), die Folgendes umfasst:ein Leistungs-MOSFET-Bauteil (102), das eine Gate-Klemme, eine Source-Klemme und eine Drain-Klemme hat;ein Erfassungs-MOSFET-Bauteil (110), das eine Gate-Klemme, eine Source-Klemme und eine Drain-Klemme hat;einen Widerstand (132), der eine erste Klemme hat, die mit der Gate-Klemme des Leistungs-MOSFET-Bauteils (102) gekoppelt ist,-und eine zweite Klemme, die mit der Gate-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist;eine Zenerdiode (134), die eine Anodenklemme hat, die mit der Source-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, und eine Kathodenklemme, die mit der Gate-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, undeine Begrenzungsdiode (136), die eine Anodenklemme hat, die mit der Source-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, und eine Kathodenklemme, die mit der Gate-Klemme des Leistungs-MOSFET-Bauteils (102) gekoppelt ist,wobei eine Durchbruchspannung der Zenerdiode (134) kleiner ist als eine Begrenzungsspannung der Begrenzungsdiode.

    Mémoire et son procédé d'écriture

    公开(公告)号:FR3110983A1

    公开(公告)日:2021-12-03

    申请号:FR2005719

    申请日:2020-05-29

    Abstract: Mémoire et son procédé d’écriture La présente description concerne un procédé d’écriture dans une mémoire programmable une seule fois (216) d’un circuit intégré (200), le procédé comprenant : - tenter, par un circuit de commande de mémoire (306) du circuit intégré (200), d’écrire des données dans au moins un premier registre de la mémoire programmable une seule fois (216) ; - vérifier, par le circuit de commande de mémoire (306), si les données ont été correctement écrites dans ledit au moins un premier registre ; et - dans le cas où les données n’ont pas été correctement écrites dans ledit au moins un premier registre, tenter, par le circuit de commande de mémoire (306), d’écrire les données dans au moins un deuxième registre de la mémoire programmable une seule fois (216). Figure pour l'abrégé : Fig. 3

    CIRCUIT INTÉGRÉ ET PROCÉDÉ DE DIAGNOSTIC D’UN TEL CIRCUIT INTÉGRÉ

    公开(公告)号:FR3112653A1

    公开(公告)日:2022-01-21

    申请号:FR2007423

    申请日:2020-07-15

    Abstract: Selon un aspect, il est proposé un circuit intégré comprenant : - des modules électroniques (ME), chaque module électronique étant configuré pour générer en sortie une tension de fonctionnement qui lui est propre lors d’un fonctionnement normal de ce module électronique, - au moins un circuit électronique de contrôle (CC) comprenant un composant électronique émissif (EEC), chaque circuit électronique de contrôle (CC) étant disposé en sortie d’un module électronique (ME), ledit au moins un circuit électronique de contrôle (CC) et son composant électronique émissif (EEC) étant configurés de façon à permettre au composant électronique émissif (EEC) d’émettre un rayonnement lumineux en fonction de la tension en sortie de ce module électronique (ME) par rapport à ladite tension de fonctionnement, le circuit intégré étant configuré de sorte que le rayonnement lumineux pouvant être émis par ledit composant électronique émissif (EEC) puisse se diffuser jusqu’à une face extérieure du circuit intégré. Figure pour l’abrégé : Figure 1

    7.
    发明专利
    未知

    公开(公告)号:DE60034292D1

    公开(公告)日:2007-05-24

    申请号:DE60034292

    申请日:2000-11-06

    Abstract: The loop has a phase comparator (3) providing logic signal to control the charge pump (16), and a charge feedback circuit (31) also receiving a comparator input to provide a logic signal to the pump. The circuit includes a detector (30) for identifying a current threshold value, which is representative of the current delivered by the pump. The detector output is applied to the feedback circuit, in a manner limiting the duration of the feedback charge.

    8.
    发明专利
    未知

    公开(公告)号:DE69813067D1

    公开(公告)日:2003-05-15

    申请号:DE69813067

    申请日:1998-01-22

    Abstract: The circuit includes a voltage controlled quartz oscillator, comprising an oscillation transistor (To) with its base connected to the first terminal of a quartz crystal (1). The emitter of the transistor is connected, via a first capacitor (Ce), to the second terminal of the quartz crystal, which is connected to a first supply terminal (M). The circuit further comprises an active circuit (11) introducing a variable capacitance between the base and the emitter of the oscillation transistor. The active circuit is voltage controlled. The circuit may be extended by the addition of a second capacitor (Cbe) connected between the base and the emitter of the oscillation transistor (To). The active circuit (11) has a structure with differential control receiving a modulating signal.

    9.
    发明专利
    未知

    公开(公告)号:DE602005007857D1

    公开(公告)日:2008-08-14

    申请号:DE602005007857

    申请日:2005-04-14

    Abstract: A variable-gain amplifier includes an amplifier stage (17); an attenuating network (14a, 14b) receiving an input signal (V I ) ; a plurality of transconductance stages (15), connected between respective nodes (14a1, 14a2, ..., 14aN, 14b1, 14b2, ..., 14bN) of the attenuating network (14a, 14b) and the amplifier stage (17), wherein each of the transconductance stages (15) has a differential circuit (20), configured to supply differential currents (I D1 , I D2 ) to the amplifier stage (17); and a gain-control circuit (16) for controlling the transconductance stages (15) according to an electrical control quantity (V c ). Each of the transconductance stages (15) further includes a current-divider circuit (21) associated to the differential circuit (20) and controlled by the gain-control circuit (16) so as to divide the differential currents (I D1 , I D2 ) between the amplifier stage (17) and a dispersion line (33) proportionally to the control quantity (V C ).

Patent Agency Ranking